尊敬的客户:为给您持续提供一对一优质服务,即日起,元器件订单实付商品金额<300元时,该笔订单按2元/SKU加收服务费,感谢您的关注与支持!
    首页产品索引MC100EP40

    MC100EP40

    购买收藏
     Phase-Frequency Detector, 3.3 V / 5 V, ECL Differential

    制造商:ON

    中文数据手册

    产品信息

    The MC100EP40 is a three-state phase-frequency detector intended for phase-locked loop applications which require a minimum amount of phase and frequency difference at lock. Advanced design significantly reduces the dead zone of the detector. For proper operation, the input edge rate of the R and V inputs should be less than 5 ns. The device is designed to work with a 3.3 V / 5 V power supply.
    When Reference (R) and Feedback (FB) inputs are unequal in frequency and/or phase the differential UP (U) and DOWN (D) outputs will provide pulse streams which when subtracted and integrated provide an error voltage for control of a VCO.
    When Reference (R) and Feedback (FB) inputs are 80 pSor less in phase difference, the Phase Lock Detect pin will indicate lock by a high state. The V
    (V
    , V
    bar , V
    , V
    bar ) pins offer an internal termination network for 50 line impedance environment shown in Figure 2. An external sinking supply of V
    -2 V is required on V
    pin(s). If you short the two differential V
    and V
    (or V
    and V
    bar ) together, you provide a 100 termination resistance that is compatible with LVDS signal receiver termination. For more information on termination of logic devices, see AND8020.
    The V
    pin, an internally generated voltage supply, is available to this device only. For single-ended input conditions, the unused differential input is connected to V
    as a switching reference voltage. V
    may also rebias AC coupled inputs. When used, decouple V
    and V
    via a 0.01 F capacitor and limit current sourcing or sinkingto 0.5 mA. When not used, V
    should be left open.
    For more information on Phase Lock Loop operation, refer to AND8040.
    Special considerations are required for differential inputs under No Signal conditio
    • Maximum Frequency > 2 Ghz Typical
    • Fully Differential
    • Advanced High Band Output Swing of 400 mV
    • Theoretical Gain = 1.11
    • T
    • 97 pS Typical, F
    • 70 pS Typical
    • The 100 Series Contains Temperature Compensation
    • PECL Mode Operating Range: V
    • = 3.0 V to 5.5 V with V
    • = 0 V
    • NECL Mode Operating Range: V
    • = 0 V with V
    • = -3.0 V to -5.5 V
    • 50Ω Internal Termination Resistor
    • These are Pb-Free Devices

    电路图、引脚图和封装图

    在线购买

    型号制造商描述购买
    MC100EP40DTR2GONMC100EP40 是一款三态相位频率检测器,用于在锁定时需要最低相位和频率差的相锁定环路应用。先进的设计显著减少了检测器的死区。为了正确操作,R 和 V 输入的输入边沿速率应小于 5 ns。该器件适合使用 3.3 V / 5 V 电源。 参考 (R) 和反馈 (FB) 输入的频率和/或相位不同时,差分 UP (U) 和 DOWN (D) 输出将提供脉冲流,如果减去和集成这些脉冲流则会提供用于控制 VCO 的误差电压。 参考 (R) 和反馈 (FB) 输入的相位差等于或小于 80 pS 时,相锁定检测引脚将通过高电平状态指示锁定。如图 2 所示,VTX(VTR、VTRbar、VTFB 和 VTFBbar)引脚为 50 线阻抗环境提供了一个内部终端网络。VTX 引脚需要 VCC-2 V 的外部汲电流。如果将两个差分 VTR 和 VTR(或 VTFB 和 VTFBbar)一起短路,则可提供与 LVDS 信号接收器终端兼容的 100 终端电阻。有关逻辑器件端接的更多信息,请参见 AND8020。 VBB 引脚作为内部产生的电源,仅可用于该器件。对于单端输入情况,将未使用的差分输入连接至 VBB,作为开关参考电压。VBB 还可重新偏置交流耦合输入。使用时,通过 0.01 F 电容器对 VBB 和 VCC 进行去耦合,并将源或汲电流限制为 0.5 mA。不使用时,VBB 应保持开路。 有关相锁定环路操作的更多信息,请参见 AND8040。在无信号条件下,应对差分输入进行特别考虑以防止不稳定。 立即购买
    MC100EP40DTGONMC100EP40 是一款三态相位频率检测器,用于在锁定时需要最低相位和频率差的相锁定环路应用。先进的设计显著减少了检测器的死区。为了正确操作,R 和 V 输入的输入边沿速率应小于 5 ns。该器件适合使用 3.3 V / 5 V 电源。 参考 (R) 和反馈 (FB) 输入的频率和/或相位不同时,差分 UP (U) 和 DOWN (D) 输出将提供脉冲流,如果减去和集成这些脉冲流则会提供用于控制 VCO 的误差电压。 参考 (R) 和反馈 (FB) 输入的相位差等于或小于 80 pS 时,相锁定检测引脚将通过高电平状态指示锁定。如图 2 所示,VTX(VTR、VTRbar、VTFB 和 VTFBbar)引脚为 50 线阻抗环境提供了一个内部终端网络。VTX 引脚需要 VCC-2 V 的外部汲电流。如果将两个差分 VTR 和 VTR(或 VTFB 和 VTFBbar)一起短路,则可提供与 LVDS 信号接收器终端兼容的 100 终端电阻。有关逻辑器件端接的更多信息,请参见 AND8020。 VBB 引脚作为内部产生的电源,仅可用于该器件。对于单端输入情况,将未使用的差分输入连接至 VBB,作为开关参考电压。VBB 还可重新偏置交流耦合输入。使用时,通过 0.01 F 电容器对 VBB 和 VCC 进行去耦合,并将源或汲电流限制为 0.5 mA。不使用时,VBB 应保持开路。 有关相锁定环路操作的更多信息,请参见 AND8040。在无信号条件下,应对差分输入进行特别考虑以防止不稳定。 立即购买

    技术资料

    标题类型大小(KB)下载
    AC Characteristics of ECL DevicesPDF896 点击下载
    ECL Clock Distribution TechniquesPDF54 点击下载
    Interfacing Between LVDS and ECLPDF121 点击下载
    Designing with PECL (ECL at +5.0 V)PDF102 点击下载
    The ECL Translator GuidePDF142 点击下载
    Odd Number Divide By Counters with 50% Outputs and Synchronous ClocksPDF90 点击下载
    ECLinPS, ECLinPS Lite, ECLinPS Plus and GigaComm Marking and Ordering Information GuidePDF71 点击下载
    Storage and Handling of Drypack Surface Mount DevicePDF49 点击下载

    应用案例更多案例

    系列产品索引查看所有产品

    MIC8115MC10ELT22MC10EP016MC100LVEL40
    MIC2101MC10H135MCP1320MM74HC373
    MMBTA13MCP48FVB02MIS2DHMCP14A0155
    MOC211MMIC38C42MCP47A1MC100EP33
    MOC3081MMIC2182MCP130MCP6G01R
    Copyright ©2012-2025 hqchip.com.All Rights Reserved 粤ICP备14022951号工商网监认证 工商网监 营业执照