联系客服

元器件业务:

0731-85350837

0731-85351037

PCB/SMT/PCBA业务:

0755-83688678

在线客服

  • 1
  • 2
  • 3
  • 4

购物车0

元器件商品0

国内交货0香港交货0
型号 品牌 单价 数量 小计 操作
华秋自营
合作库存 ( 订单含第三方合作库存商品,下单前请与客户经理确认价格和交期 )
海外代购 ( 订单含海外代购商品,下单前请与客户经理确认价格和交期 )
  • 已选中0个商品 总价(不含运费): ¥0
    商品原价:¥0 活动优惠:-¥0.00
  • 去结算
型号 品牌 单价 数量 小计 操作
  • 已选0个型号
  • 合计(不含运费):$ 0
  • 去结算
购物车中还没有商品,赶紧选购吧
首页产品索引MC100EP195B

MC100EP195B

购买收藏
 3.3 V ECL Programmable Delay Chip

制造商:ON

产品信息

The MC100EP195B is a Programmable Delay Chip (PDC) designed primarily for clock deskewing and timing adjustment. It provides variable delay of a differential NECL/PECL input transition. Thedelay section consists of a programmable matrix of gates and multiplexers as shown in the logic diagram, Figure 2. The delay increment of the EP195B has a digitally selectable resolution of about 10 ps and a net range of up to 10.2 ns. The required delay is selected by the 10 data select inputs D(9:0) values and controlled by the LEN (pin 10). A LOW level on LEN allows a transparent LOAD mode of real time delay values by D(9:0). A LOW to HIGH transition on LEN will LOCK and HOLD currentvalues present against any subsequent changes in D(10:0). The approximate delay values for varying tap numbers correlating to D0 (LSB) through D9 (MSB) are shown in Table 6 and Figure 3.
  • Maximum Input Clock Frequency >1.2 GHz Typical
  • Programmable Range: 0 ns to 10 ns
  • Delay Range: 2.2 ns to 12.2 ns
  • 10 ps Increments
  • PECL Mode Operating Range:VCC = 3.0 V to 3.6 V with VEE = 0 V
  • NECL Mode Operating Range:VCC = 0 V with VEE = 3.0 V to 3.6 V
  • IN/INb Inputs Accept LVPECL, LVNECL, LVDS Levels
  • A Logic High on the EN Pin Will Force Q to Logic Low
  • D10:0 Can Select Either LVPECL, LVCMOS, or LVTTL Input Levels
  • VBB Output Reference Voltage

在线购买

型号制造商描述购买
MC100EP195BFAR2GONIC DELAY LN 1024TAP PROG 32LQFP 立即购买
MC100EP195BMNR4GONIC DELAY LINE 1024TAP PROG 32QFN 立即购买
MC100EP195BMNGONMC100EP195B 是一款可编程延迟芯片 (PDC),主要用于时钟去歪曲和计时调整。它提供了差分 NECL/PECL 输入转换的可变延迟。 延迟部分由一个可编程的门极和多工器矩阵组成,如图 2 逻辑图所示。 EP195B 延迟增量的可数字选择分辨率约为 10 ps,净范围最高 10.2 ns。所需延迟由 10 个数据选择输入 D(9:0) 值选择,由 LEN(引脚 10)控制。LEN 上的低电平可实现 D(9:0) 确定的实时延迟值的透明加载模式。LEN 上的低电平-高电平转换将针对 D(10:0) 中的 任何后续变化锁定并保持现有电流值。表 6 和图 3 中显示了与 D0 (LSB) 至 D9 (MSB) 相关联的各种抽头数的恰当延迟值。 立即购买
MC100EP195BFAGONIC DELAY LN 1024TAP PROG 32LQFP 立即购买

技术资料

标题类型大小(KB)下载
AC Characteristics of ECL DevicesPDF896 点击下载
ECL Clock Distribution TechniquesPDF54 点击下载
Interfacing Between LVDS and ECLPDF121 点击下载
Designing with PECL (ECL at +5.0 V)PDF102 点击下载
The ECL Translator GuidePDF142 点击下载
Odd Number Divide By Counters with 50% Outputs and Synchronous ClocksPDF90 点击下载
ECLinPS, ECLinPS Lite, ECLinPS Plus and GigaComm Marking and Ordering Information GuidePDF71 点击下载
Storage and Handling of Drypack Surface Mount DevicePDF49 点击下载

应用案例更多案例

系列产品索引查看所有产品

MC14028BMC100EPT21MC33363BMSP430F5438A
max3232cseMC74ACT14MIC3839MCP23009
MSP430FR2533MC100EP195MC100E116MJE15029
MC100LVEL58MJE700MCP1631VMC33161
MC74ACT646MCP37211-200MIC4421MC33072
Copyright ©2012-2025 hqchip.com.All Rights Reserved 粤ICP备14022951号工商网监认证 工商网监 营业执照
客服
联系客服

元器件业务:

0731-85350837

0731-85351037

PCB/SMT/PCBA业务:

0755-83688678

在线客服:立即咨询
工作时间

周一至周五(9:00-12:00 13:30-18:30)节假日除外

投诉电话:19925199461

购物车
购物车
询价
询价
足迹
最近浏览记录
没有记录
微商城

微信公众平台

搜索:hqchip001

型号搜索订单查询

投诉
我要投诉