首页产品索引ADSP-TS101S

    ADSP-TS101S

    购买收藏
    300 MHz TigerSHARC处理器,内置6 Mb片内SRAM

    制造商:ADI/AD

    产品信息

    优势和特点

      静态超标量架构,支持1、8、16和32位定点和浮点数据处理

      高性能300 MHz、3.3 ns指令速率DSP内核

      6 Mb片内SRAM,内部组织为三个库,支持用户自定义分割

      14通道零开销DMA控制器

      增强型通信指令集,支持无线基础设施应用,为TigerSHARC带来完整的基带处理能力

      3个128位宽内部总线,使存储器总带宽达14.4 Gb/s

      软件无线电设计,使单一平台支持多种无线通信标准

      2个运算模块支持单指令多数据(SIMD)运算,各内置1个ALU、乘法器、转换器和32字寄存器文件

      支持汇编和C语言编程

    产品详情

    ADSP-TS101S是TigerSHARC处理器系列中的第一位成员。ADI公司的TigerSHARC处理器面向依赖多个处理器协作执行运算密集型实时功能的多种信号处理应用,非常适合视频和通信市场,包括3G蜂窝和宽带无线基站以及国防、医疗成像、工业仪器仪表等。ADSP-TS101S采用静态超标量架构,集成RISC、VLIW和标准DSP功能。对定点和浮点数据类型的内在支持,再加上领先的多处理能力,给TigerSHARC处理器带来了无与伦比的DSP性能。ADSP-TS101S的时钟速率为300 MHz,具有业内最高的16位定点性能,32位1024浮点复合FFT时间为32.5 ms。

    ADSP-TS101S性能:

      高性能300MHz、3.3ns指令速率DSP内核

      每个周期执行8次16位MAC及40位累加或2次32位MAC及80位累加

      每个周期执行6次单精度浮点或24次16位定点运算(性能为1800 MFLOPS或7.2 GOPS)

      8周期指令流水线;3周期取指管线和5周期执行管线

      并行设计允许每周期最多执行4个32位指令

    ADSP-TS101S采用19mm X 19mm 和27mm×27mm低成本塑封球栅阵列封装。TigerSHARC目前提供通用采样版本。

    技术资料

    标题类型大小(KB)下载
    EE-175: 仿真器与EZ-KIT Lite®评估系统问题解决指南 (Rev. 10)PDF178 点击下载
    EE-175: RMA forms (Rev 10, 11/2007)RAR28 点击下载
    EE-68: JTAG 仿真技术参考 (Rev. 10)PDF454 点击下载
    AN-911: A Detailed Guide to Powering the TigerSHARC Processors (Rev. 0)PDF239 点击下载
    EE-330: Windows Vista Compatibility in VisualDSP++ 5.0 Development Tools (Rev. 1)PDF276 点击下载
    EE-175: Emulator and Evaluation Hardware Troubleshooting Guide for VisualDSP++ Users (Rev. 14)PDF868 点击下载
    EE-175: Associated FilesRAR55 点击下载
    EE-261: Understanding Jitter Requirements of PLL-Based Processors (Rev. 1)PDF90 点击下载

    应用案例更多案例

    系列产品索引查看所有产品

    ADCMP552ADL5323ADV3226AT9919
    ADM211EADN4600AD5270AD7492
    ATMEGA64L-8AUAD807ADA4304-2ADSP-BF703
    AD8353ASSR-1218-003EADF4108ADP199
    ADA4522-1ADC101S101ADS1194ADSP-21587
    Copyright ©2012-2024 hqchip.com.All Rights Reserved 粤ICP备14022951号工商网监认证 工商网监 营业执照