购物车
上传BOM
DE0开发板
Terasic的DE0开发板（DE0 Development Board）配备了Altera Cyclone III 3C16 FPGA器件，可提供15,408个LE
发布时间：2018-06-14
Terasic Technologies，Inc。的 DE0开发和教育板设计紧凑，具有为新手用户提供所有必要工具，以获得数字逻辑，计算机组织和FPGA领域的知识。它配备了Altera Cyclone III 3C16 FPGA器件，可提供15,408个LE。该板提供346个用户I / O引脚，并具有丰富的功能。这使其适用于高级大学和大学课程，以及复杂数字系统的开发。DE0结合了Altera低功耗，低成本和高性能Cyclone III FPGA，可控制DE0板的各种功能。DE0开发板包括确保用户在评估其DE0板时的简单访问所需的软件，参考设计和附件。
DE0开发板特性
FPGA
Cyclone III 3C16 FPGA
15,408 LEs
56个M9K嵌入式存储器模块
504K总RAM位
56个嵌入式乘法器
4个PLL
346个用户I / O引脚
FineLine BGA 484针封装
记忆
SDRAM
一个8 MB单数据速率同步动态RAM存储器芯片
闪存
4 MB NOR闪存
支持字节（8位）/字（16位）模式
提供SPI和SD 1位模式SD卡访问
应用案例
资讯友晶科技FPGA硬件在线云平台LabCloud落地华北电力大学2025-08-30
赶在开学季，友晶科技一站式教育平台——FPGA硬件在线云平台LabCloud，在华北电力大学成功部署！精准实现了老师们 “9 月开学即可用平台授课” 的核心需求。
资讯Altera FPGA 的PIO IP当中bidir和inout选项的区别2025-07-07
PIO IP是FPGA 设计中比较简单常用的IP， 当设置PIO IP的Direction的时候，可以看到有如下4个选项： Input代表这组IO是输入引脚，Output代表这组IO是输出引脚，这些很好理解，但Bidir和InOut都表示双向的意思，它们有什么区别吗？ 参考28.4.1.2. Direction (intel.com)可知： bidir，指n位宽的信号中的每一位都可以单独/分别设置为读或是写。 inout，指将n位宽的信号，全设置为读或全部设置为写，但是不能要求其中某些位读而某些位为写。 只有设置为bidir模式的时候，才存
资讯友晶科技携手中国地质大学举办FPGA硬件在线实验云平台公开课2025-03-11
近日，友晶科技携手中国地质大学，成功举办了一场FPGA硬件在线实验云平台公开课。
资讯针对Terasic DE2至115(Cyclone IV)的电源解决方案2022-09-08
电子发烧友网站提供《针对Terasic DE2至115(Cyclone IV)的电源解决方案.zip》资料免费下载
资讯英特尔再加注RISC-V，推出FPGA设计开发平台2022-09-04
电子发烧友网报道（文/周凯扬）8月31日，英特尔宣布了一项新的计划Intel Pathfinder，而这个计划面向的正是最近大热的RISC-V。该计划旨在提供一个统一集成开发环境，加速基于RISC-V内核的处理器和SoC开发。 该计划的开展也不只是英特尔一家来推动，英特尔还找了一批RISC-V生态伙伴来加入这个计划，比如SiFive、晶心科技、Codasip、MIPS、Cadence、Imperas和意法半导体等，他们都会为这个计划提供自己的解决方案。 入门和商业兼顾 目前英特尔的Pathfinder提供了
资讯Mouser供货Terasic开发套件 专为Altera SoC FPGA而设2016-01-25
即日起开始分销Terasic Technologies的Atlas-SoC和DE0-Nano-SoC开发套件。Terasic Technologies是Altera的重要设计服务网络合作伙伴。
资讯Mouser宣布全球分销友晶科技的Altera FPGA设计解决方案2013-05-08
Mouser Electronics， Inc.今日宣布与FPGA设计解决方案的世界级创新公司友晶科技 （Terasic Technologies）达成新的全球分销协议。友晶科技全系列产品包括基于FPGA的可编程逻辑设备。
工商网监