来自 ISSI (Integrated Silicon Solution Inc.) 的 DDR4 SDRAM 是一款高速动态随机存取存储器，内部配置为 16 个存储体（4 组存储体，每组 4 个 存储体(x4/x8)）或 8 个存储体（2 组存储体，每组 4 个存储体 (x16 DRAM)）。 DDR4 SDRAM 使用 8n 预取架构实现高速工作。 8n 预取架构与每个时钟周期在 I/O 引脚上传输两个数据字的接口相结合。 DDR4 SDRAM 的单次读或写操作包括内部 DRAM 内核的一个 8n 位宽、四个时钟数据传输，以及 I/O 引脚的八个对应 n 位宽、1/2 时钟周期的数据传输。
对 DDR4 SDRAM 模块的读和写访问为猝发式；访问从选定的位置开始，然后按照由程序确定的 8 个或“截断”的 4 个猝发长度进行连续存取。 操作在注册 ACTIVATE 命令后启动，然后是读或写命令。 与 ACTIVATE 命令相符的注册地址位用于选择要激活的存储体和行（x4/8 中的 BG0-BG1 和 x16 中的 BG0 选择存储体组，BA0-BA1 选择存储体，A0-A14 选择行）。 与读或写命令相符的注册地址位用于选择猝发工作模式的启动列位置，确定是否发出自动预充电命令（通过 A10），并在模式寄存器中启用时动态选择 BC4 或 BL8 模式（通过 A12）。