LMK04208 超低噪声时钟抖动消除器

Texas Instruments 的 LMK04208 超低噪声时钟抖动消除器（LMK04208, Ultra-Low-Noise Clock Jitter Cleaner）带双环路 PLL 和 6 个可编程输出

发布时间：2018-06-14

Texas Instruments LMK04208 是一款高性能时钟调节器，提供出色的时钟抖动清除、生成和分配，并具有可满足下一代系统要求的高级功能。这种双环路 PLLatinum™ 架构通过使用低噪声 VCXO 模块实现 111 fs RMS抖动（12 kHz 至 20 MHz），或通过使用低成本外部晶体和变容二极管实现不足 200 fs RMS 的抖动（12 kHz 至 20 MHz）。
双环架构包括两个高性能锁相环 (PLL)、一个低噪声晶体振荡器电路和一款高性能电压控制振荡器 (VCO)。第一个 PLL (PLL1) 提供了低噪声抖动消除器功能，第二个 PLL (PLL2) 则执行时钟发生。 PLL1 可配置为使用外部 VCXO 模块，或使用带外部可调晶体和变容二极管的集成晶体振荡器。用于很窄的环路带宽时，PLL1 使用具有出色的近端相位噪声（偏移低于 50 kHz）的 VCXO 模块或可调谐晶体清理输入时钟。 PLL1 的输出用作 PLL2 的清理输入参考，以锁定集成式 VCO。 PLL2 的环路带宽可进行优化，以清除远端相位噪声（偏移高于 50 kHz），集成式 VCO 性能优于 VCXO 模块或 PLL1 中使用的可调晶体。

LMK04208 超低噪声时钟抖动消除器特性

超低 RMS 抖动性能
111 fs RMS 抖动（12 kHz 至 20 MHz）
123 fs RMS 抖动（100 Hz 至 20 MHz）
PLL1
自动或手动触发/恢复
集成式低噪声晶体振荡器电路
输入时钟丢失时采用保持模式
PLL2
-227 dBc/Hz 标准化 PLL 本底噪声
高达 155 MHz 的相位检测器速率
OSCin 倍频器
集成低噪声 VCO 或外部 VCO 模式
两个冗余输入时钟带有 LOS
自动和手动切换模式
双环路 PLLatinum™ PLL 架构
50% 占空比输出分配，1 至 1045（偶数和奇数）
六路 LVPECL、LVDS 或者 LVCMOS 可编程输出
数字延迟：固定或动态可调节
25 ps 步长的模拟延迟控制
七路差分输出，最高可达 14 路单端输出
多达六个 VCXO/晶振缓冲输出
时钟速率：高达 1536 MHz
0 延迟模式
上电时三种默认的时钟输出
多模式：双 PLL、单 PLL 和时钟分配
工业温度范围：-40°C 至 85°C
3.15 V 至 3.45 V 工作电压
64 引脚 WQFN 封装 (9.0 mm × 9.0 mm × 0.8 mm)

Eval Board
图片	数据手册	产品型号	产品分类	产品描述	价格	操作
		LMK04208EVM	开发板/评估板/验证板（废弃）	EVALBOARDFORLMK04208		在线订购

LMK04208 Clock Jitter Cleaner
图片	数据手册	产品型号	产品分类	产品描述	价格	操作
		LMK04208NKDT	时钟发生器/PLL频率合成器-时钟管理	LMK04208 具有 6 个可编程输出的超低噪声时钟抖动消除器	￥111.23954	在线订购

元器件商品{{ gnNumber + hkNumber }}

LMK04208 超低噪声时钟抖动消除器

LMK04208 超低噪声时钟抖动消除器特性