特性

• 用于互连内核、外设和存储器的 AXI 和多 AHB 总线矩阵

• 两个通用 DMA 控制器和用于以太网的专用 DMA、高速 USB on-the-go 接口以及  Chrom-ART 图形加速器

• 外设速度独立于 CPU 速度（双通道时钟支持），允许系统时钟变化而不会影响上外设操作

• 更多的外设，如两个带有 SPDIF 输出支持的串行音频接口 (SAI)、三个带 SPDIF 输入支持的 I2S 以及两个带专用电源和双模 QuadSPI 闪存的 USB OTG

• 大 SRAM，采用分散架构

  320 Kb 的通用数据存储器，包括适合时间关键型数据处理的 64 Kb 紧耦合数据存储器 (DTCM)

  适合时间关键型例程的 16 Kb 紧耦合指令存储器 (ITCM)

  4 Kb 备份 SRAM，可以最低功耗模式保持数据

功率效率

• 7 CoreMark / mW，1.8 V 时

• 00 µA 典型电流消耗，在停止模式下，且所有环境和 SRAM 均已存储

兼容性

• Cortex-M7 与 Cortex-M4 指令集向后兼容

• STM32F7 系列与 STM32F4 系列引脚对引脚兼容