具有 SERDES 的最低功耗 FPGA

• 低功耗工艺

• 相比竞争产品，静态功耗降低达 80%，总功耗降低 50%

• 在 3.2 Gbps 时每个 SERDES 通道的功率不到 110mW

经过优化的 FPGA 架构

• 4 输入查询表 (LUT) 结构

• 从 17 K 到 149 K LUT 的逻辑密度

• 高达 6.8Mbits 的嵌入块 RAM (EBR)

• 每个设备 2 个 Dll、2 至 10 PLL

具有 ALU，可级联 sysDSP™

• 乘、累加、加和减

• 高性能加法器树和 MMAC 功能

• 54 位可级联算术逻辑单元

• 24 至 320 倍增器 (18 x 18)

宽范围封装和用户 I/O 选择

• 高达 586 个用户 I/O 引脚

• 低成本引线键合 fpBGA 封装

• 无铅/符合 RoHS 规范

高速度嵌入式 SERDES

• 高达 16 个通道，3.2Gbps 时

• 150Mbps 到 3.2Gbps 的数据速率

• 符合 IEEE802.3-2002 XAUI 抖动标准

• 混合协议和混合速率支持

• 支持 PCI Express、以太网（GbE、XAUI 和 SGMII)、SMPTE、快速串行 I/O、CPRI 和 OBSAI

灵活的 sysIO™ 缓冲器

• LVCMOS 33/25/18/15/12 & LVTTL

• PCI 和差分 HSTL、SSTL

• SSTL 33/25/18/15 I、II 和 HSTL15 I 从及 HSTL18 I、II

• LVDS、Bus-LVDS、LVPECL、RSDS、MLVDS

• 800 Mbps DDR3、1 Gbps LVDS

高级配置选择

• 用于 SPI 闪存的并行猝发模式

• 支持双启动映像

• 片载 128 位 AES 解密

• 采用 TransFR™ 技术的实时更新