U200 和 U250 加速卡
Xilinx 品牌板卡 (XBB) 加速卡兼容 PCIe® Gen3x16(U200 and U250 Accelerator Cards)
发布时间:2018-11-26
来自 Xilinx 的 U200 和 U250 加速卡兼容 PCIe Gen3x16。这些卡支持最高 64 GB 的片外存储器和 100GbE 网络接口。XBB U200 和 U250 基于 Virtex 16 nm UltraScale™ 架构,峰值能达到每秒 18.6 至 33.3 Tera 次运算 (TOP) INT8(8 位整数运算)。
U200 和 U250 加速卡特性
2x QSFP28 (100GbE) 网络接口
PCIe Gen3x16
892K 至 1341K LUT
INT8 TOP(峰值)18.6 至 33.3
225 W 最大总功率
被动或主动冷却
当前全服务器互操作性
戴尔 R730
戴尔 R740
SuperMicro SYS-4028GR-TR
SuperMicro SYS-4029GP-TRT
SuperMicro SYS-7049GP-TRT
HPE ProLiant DL380 G10
U200 和 U250 加速卡应用
高性能快速/低延迟,例如语音识别
适应性可重构加速;提供更改算法以优化任何工作负载
可部署在云端或本地;AWS、Hwawei 和 Nimbix 可访问
图片 | 数据手册 | 产品型号 | 产品分类 | 产品描述 | 价格 | 操作 |
---|---|---|---|---|---|---|
| A-U200-P64G-PQ-G | 其他分类 | BOARD DCAB SERVER U200 PASSIVE | 在线订购 | ||
| A-U200-A64G-PQ-G | 综合元器件-综合类目 | A-U200-A64G-PQ-G | 在线订购 | ||
| A-U250-P64G-PQ-G | 其他分类 | BOARD DCAB SERVER U250 PASSIVE | 在线订购 | ||
| A-U250-A64G-PQ-G | 其他分类 | BOARD DCAB SERVER U250 ACTIVE | 在线订购 |
应用案例
资讯Xilinx 7系列FPGA功能特性介绍2024-04-22
Xilinx7系列FPGA由四个FPGA系列组成,可满足一系列系统需求,从低成本、小尺寸、成本敏感的大容量应用到最苛刻的高性能应用的超高端连接带宽、逻辑容量和信号处理能力。
资讯Vitis 统一软件平台文档2023-12-20
AMD Vitis 软件平台是一款开发环境,主要用于开发包括 FPGA 架构、Arm 处理器子系统和 AI 引擎在内的设计。Vitis 工具与 AMD Vivado ML 设计套件相结合,可为设计开发提供更高层次的抽象。 本用户指南涵盖了 Vitis 入门、使用 Vitis Unified IDE、Bootgen 工具、Vitis Python CLI、软件命令行工具、GNU 编译器工具、嵌入式设计教程以及驱动程序和库。 如果您希望获取完整版文档,请至文末扫描二维码进行下载 。 Vitis 软件平台包括以下工具 Vitis Embedded - 用于开发在嵌入式
资讯Xilinx FPGA BGA设计:NSMD和SMD焊盘的区别2024-04-19
Xilinx建议使用非阻焊定义的(NSMD)铜材BGA焊盘,以实现最佳板设计。NSMD焊盘是不被任何焊料掩模覆盖的焊盘,而阻焊定义的(SMD)焊盘中有少量阻焊层盖住焊盘平台。
资讯Vivado编译常见错误与关键警告梳理与解析2024-04-15
Xilinx Vivado开发环境编译HDL时,对时钟信号设置了编译规则,如果时钟由于硬件设计原因分配到了普通IO上,而非_SRCC或者_MRCC专用时钟管脚上时,编译器就会提示错误。
资讯XC7K410T-FFG900外设之DDR3硬件设计方案分享2024-04-12
在数据速率带宽约束方面,DDR3运行速度受限于其与K7-410T FPGA互联的I/O Bank 管脚以及FPGA器件的速度等级。
资讯Vitis 统一软件平台文档2023-12-20
AMD Vitis 软件平台是一款开发环境,主要用于开发包括 FPGA 架构、Arm 处理器子系统和 AI 引擎在内的设计。Vitis 工具与 AMD Vivado ML 设计套件相结合,可为设计开发提供更高层次的抽象。 本用户指南涵盖了 Vitis 入门、使用 Vitis Unified IDE、Bootgen 工具、Vitis Python CLI、软件命令行工具、GNU 编译器工具、嵌入式设计教程以及驱动程序和库。 如果您希望获取完整版文档,请至文末扫描二维码进行下载 。 Vitis 软件平台包括以下工具 Vitis Embedded - 用于开发在嵌入式
资讯Intel 18A节点年底投产,14A节点预计2027年实现盈亏平衡2024-04-10
Intel表示,18A节点的生产预计将于年底前开始,14A节点的生产最早将于2027年实现盈亏平衡。
资讯Xilinx Zynq-7000嵌入式系统设计与实现简述2024-04-06
以传统的现场可编程门阵列结构(Field Programmable Gate Array,FPGA)为基础,将专用的中央处理器单元(Central Processing Uint,CPU)和可编程逻辑资源集成在单个芯片中。