尊敬的客户:为给您持续提供一对一优质服务,即日起,元器件订单实付商品金额<300元时,该笔订单按2元/SKU加收服务费,感谢您的关注与支持!
    首页产品索引MC100EP210S

    MC100EP210S

    购买收藏
    5 Differential, Dual LVDS, 2.5 V

    制造商:ON

    产品信息

    The MC100EP210S is a low skew 1-to-5 dual differential driver, designed with LVDS clock distribution in mind. The LVDS or LVPECL input signals are differential and the signal is fanned out to five identical differential LVDS outputs. The EP210S specifically guarantees low output-to-output skew. Optimal design, layout, and processing minimize skew within a device and from device to device. Two internal 50-ohm resistors are provided across the inputs. For LVDS inputs, VTA and VTB pins should be unconnected. For LVPECL inputs, VTA and VTB pins should be connected to the V
    (V
    - 2.0 V) supply.
    Designers can take advantage of the EP210S performance to distribute low skew LVDS clocks across the backplane or the board.
    Special considerations are required for differential inputs under No Signal conditions to prevent instability.
    • 20 ps Typical Output-to-Output Skew
    • 85 ps Typical Device-to-Device Skew
    • 550 ps Typical Propagation Delay
    • The 100 Series contains temperature compensation.
    • Maximum Frequency > 1 Ghz
    • Operating Range: V
    • = 2.375 V to 2.625 V with V
    • = 0 V
    • Internal 50Ω Input Termination Resistors
    • LVDS Input/Output Compatible
    • Pb-Free Packages are Available

    电路图、引脚图和封装图

    在线购买

    型号制造商描述购买
    MC100EP210SMNGONMC100EP210S 是一款低歪曲率 1:5 双路差分驱动器,在设计时考虑到了 LVDS 时钟分配。LVDS 或 LVPECL 输入信号为差分信号,并且信号被分配为五个相同的差分 LVDS 输出。EP210S 可特别保证低输出-输出歪曲率。优化的设计、布局和处理最大程度降低了器件内和器件到器件的歪曲率。整个输入提供两个内部 50 欧姆电阻。对于 LVDS 输入,应断开 VTA 和 VTB 引脚的连接。对于 LVPECL 输入,应将 VTA 和 VTB 引脚连接至 VTT(VCC-2.0 V)电源。设计人员可充分利用 EP210S 的性能,在底板或主板上分配低歪曲率 LVDS 时钟。在无信号条件下,应对差分输入进行特别考虑以防止不稳定。 立即购买
    MC100EP210SMNR4GONMC100EP210S 是一款低歪曲率 1:5 双路差分驱动器,在设计时考虑到了 LVDS 时钟分配。LVDS 或 LVPECL 输入信号为差分信号,并且信号被分配为五个相同的差分 LVDS 输出。EP210S 可特别保证低输出-输出歪曲率。优化的设计、布局和处理最大程度降低了器件内和器件到器件的歪曲率。整个输入提供两个内部 50 欧姆电阻。对于 LVDS 输入,应断开 VTA 和 VTB 引脚的连接。对于 LVPECL 输入,应将 VTA 和 VTB 引脚连接至 VTT(VCC-2.0 V)电源。设计人员可充分利用 EP210S 的性能,在底板或主板上分配低歪曲率 LVDS 时钟。在无信号条件下,应对差分输入进行特别考虑以防止不稳定。 立即购买
    MC100EP210SFAR2GONMC100EP210S 是一款低歪曲率 1:5 双路差分驱动器,在设计时考虑到了 LVDS 时钟分配。LVDS 或 LVPECL 输入信号为差分信号,并且信号被分配为五个相同的差分 LVDS 输出。EP210S 可特别保证低输出-输出歪曲率。优化的设计、布局和处理最大程度降低了器件内和器件到器件的歪曲率。整个输入提供两个内部 50 欧姆电阻。对于 LVDS 输入,应断开 VTA 和 VTB 引脚的连接。对于 LVPECL 输入,应将 VTA 和 VTB 引脚连接至 VTT(VCC-2.0 V)电源。设计人员可充分利用 EP210S 的性能,在底板或主板上分配低歪曲率 LVDS 时钟。在无信号条件下,应对差分输入进行特别考虑以防止不稳定。 立即购买
    MC100EP210SFAGONMC100EP210S 是一款低歪曲率 1:5 双路差分驱动器,在设计时考虑到了 LVDS 时钟分配。LVDS 或 LVPECL 输入信号为差分信号,并且信号被分配为五个相同的差分 LVDS 输出。EP210S 可特别保证低输出-输出歪曲率。优化的设计、布局和处理最大程度降低了器件内和器件到器件的歪曲率。整个输入提供两个内部 50 欧姆电阻。对于 LVDS 输入,应断开 VTA 和 VTB 引脚的连接。对于 LVPECL 输入,应将 VTA 和 VTB 引脚连接至 VTT(VCC-2.0 V)电源。设计人员可充分利用 EP210S 的性能,在底板或主板上分配低歪曲率 LVDS 时钟。在无信号条件下,应对差分输入进行特别考虑以防止不稳定。 立即购买

    技术资料

    标题类型大小(KB)下载
    AC Characteristics of ECL DevicesPDF896 点击下载
    ECL Clock Distribution TechniquesPDF54 点击下载
    Interfacing Between LVDS and ECLPDF121 点击下载
    Designing with PECL (ECL at +5.0 V)PDF102 点击下载
    The ECL Translator GuidePDF142 点击下载
    Odd Number Divide By Counters with 50% Outputs and Synchronous ClocksPDF90 点击下载
    ECLinPS, ECLinPS Lite, ECLinPS Plus and GigaComm Marking and Ordering Information GuidePDF71 点击下载
    Storage and Handling of Drypack Surface Mount DevicePDF49 点击下载

    应用案例更多案例

    系列产品索引查看所有产品

    MD1730MCP120MIC7211MCT5210M
    MJE702MJW21193MC74AC573MCP19116
    MCP3905AMCP1258MCP37231-200MJF6388
    MCP2221MD1716MIC3263MOC3081M
    MJ11012MC10H102MC74VHC1GT02MIC6315
    Copyright ©2012-2025 hqchip.com.All Rights Reserved 粤ICP备14022951号工商网监认证 工商网监 营业执照