

晶体管集成度和时钟频率有关系吗

在一片文章里看到晶体管数目增加会有附加好处，就是提高了时钟频率。
这里不是很理解其中的原因。

提问者：玫瑰十一朵玲玲地点：- 浏览次数：7181 提问时间：07-19 00:17

我有更好的答案

2条回答: Dyua 07-23 08:24

你的概念搞错了吧时钟频率和晶体管数量没有关系的。。。
CPU处理速度和硅片内部电子移动速度有关电子移动速度越快，相应的时钟频率越高
而晶体管数量取决于整个设计的需要，实现功能的需求

你所谓的晶体管数量只是一个数字问题。。。给我一个足够打的空间，几千亿门的电路都能够设计出来 CPUorGPU先进程度不是用晶体管数量来标志的，而是集成度（单位面积的晶体管数量），集成度越好，当然技术月先进

至于性能，两者没有任何可比性，CPU和GPU所满足的需求都不一样（你把警车和消防车比。。。有可比性么。。。）

另外，频率概念和晶体管数量也没有关系。。。。你不要搞起来讲好不好。。。

 评论0  赞10; ctwywjer 07-23 17:17

楼主的描述缺少的前提，自然理解就会产生偏差。
所谓晶体管数的增加对提高频率有好处的说法有个重要的前提：单位面积。对集成电路而言，单位面积上的晶体管数目增加意味着电路的线宽更窄、工艺制程更先进，两个因素的共同影响结果是使芯片的工作电压可能更低、单个晶体管的功耗可能也会更低，这样芯片在更高频率下工作产生的热量也更低，故而有利于提高工作频率。不过，这仅对CMOS数字电路有效，频率升高也仅仅是在同一电路范畴内的比较结果，真正工作频率更高的电路靠的并不是这些，比如微波集成电路的工作频率就远远高于数字电路，二者的制造工艺甚至晶体管的结构及工作状态都是截然不同的。

 评论0  赞57

撰写答案: 提交

1 / 3