0
问答首页 最新问题 热门问题 等待回答标签广场
我要提问

推荐一些布局PLL时钟缓冲器的设计文档

提问者:jf_eN3ndaCD 地点:- 浏览次数:100 提问时间:08-15 22:50
我有更好的答案
提 交
1条回答
jf_TIviX8ds 08-15 22:50

以下是一些推荐的PLL时钟缓冲器设计文档:

1. CDCLVP1102:德州仪器的CDCLVP1102是一款低抖动1:2通用至LVPECL缓冲器。

2. CLOCKDESIGNTOOL:德州仪器提供的CLOCKDESIGNTOOL应用软件和框架,可用于设计时钟系统。

3. LMKDB1104:德州仪器的LMKDB1104数据表提供了时钟发生器和时钟分配器的详细信息,包括具有集成PLL的产品。

4. AN1234:英飞凌的AN1234应用笔记详细介绍了零延迟缓冲器,适用于对输入输出和输出输出时滞要求严格的时钟分布应用。

5. AN94024:英飞凌的AN94024入门指南,介绍了具有4个PLL的时钟生成器,包括在ZDB模式下生成与输入时钟相同频率的时钟。

这些文档和工具可以为设计PLL时钟缓冲器提供必要的技术信息和设计指导。

撰写答案
提 交
1 / 3
1 / 3