0
实现补码加减运算的逻辑电路
运算前，X、Y寄存器分别存储被加（减）数 和 加（减）数，计算结果存回X寄存器；F为加法器，能在命令X→F和Y→F信号的控制下接收两个寄存器中的数据并完成加法运算，运算结果在F→X命令信号的控制下接收回X寄存器中。
为实现减运算，应将Y寄存器中补码数据的负数表示送到加法器F，这可以通过送Y寄存器中每位数据的反码并在F的最低位给出进位1输入信号变通完成，用/Y→F和1→F控制命令实现。
元器件业务：
0731-85350837
0731-85351037
PCB/SMT/PCBA业务：
0755-83688678
周一至周五（9:00-12:00 13:30-18:30）节假日除外
投诉电话：19925199461
微信公众平台
搜索：hqchip001
型号搜索订单查询
工商网监