

Is Now Part of



# **ON Semiconductor**®

To learn more about ON Semiconductor, please visit our website at <u>www.onsemi.com</u>

ON Semiconductor and the ON Semiconductor logo are trademarks of Semiconductor Components Industries, LLC dba ON Semiconductor or its subsidiaries in the United States and/or other countries. ON Semiconductor owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of ON Semiconductor's product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent-Marking.pdf. ON Semiconductor reserves the right to make changes without further notice to any products herein. ON Semiconductor makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does ON Semiconductor assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Buyer is responsible for its products and applications using ON Semiconductor dates sheds, regardless of any support or applications information provided by ON Semiconductor. "Typical" parameters which may be provided in ON Semiconductor dates sheds and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. ON Semiconductor does not convey any license under its patent rights of others. ON Semiconductor products are not designed, intended, or authorized for use on similar classification in a foreign jurisdiction or any devices intended for implantation in the human body. Should Buyer purchase or use ON Semiconductor and its officers, employees, subsidiaries, affliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out or i, directly or indirectly, any blay of blay on build ON Semiconductor and sender with sub unintended or unauthorized use, even if such claim alleges that ON Semico



## 应用说明书 AN-8033 采用FAN103与FSEZ13X7的原边调节(PSR)反激变换器的设计指南

### 1. 引言

超过半数的外部电源都用在了便携电子设备中,如 手提电脑、移动电话和MP3播放器等,为满足电池 充电要求,这些电源都具有输出电压和输出电流调 节功能。在某些需要输出电流精密调节的应用中, 必须检测副边电流,必然导致额外的检测损耗。对 于那些在压力不断增加的环境中苦苦努力的电源设 计人员来说,检测副边输出电流将是一项望而生畏 的挑战性设计。

一种优化方案是电源采用原边调节(PSR),能够减轻 满足国际节能规则(加州能源委员会(CEC)和能源之 星)的负担。原边调节控制只需要采集电源原边信 号,就可对输出电压和电流实现精密控制,因此消 除了输出电流检测损耗,而且无需原有副边反馈电 路。使得电源设计具有更高效率,而不会导致巨额 成本。飞兆半导体PWM PSR 控制器FAN103和飞兆 功 率 开 关 (FPS) (MOSFET + 控 制 器 EZ-PSR) FSEZ13X7能够简化设计,满足更严格的效率要 求,同时仅需较少外部元件。FAN103和FSEZ13x7 具有一个集成的输出线压降补偿和外部元件温度波 动补偿电路,在充电器应用中,即使在输出线末端 同样具备较高精度。

本应用说明书给出了采用飞兆半导体PWM PSR控制器 FAN103和功率开关(MOSFET+控制器, EZ-PSR) FSEZ13X7的电池充电器实用设计思路,其中包括变压器与输出滤波器设计、元件选型、恒压/恒流控制实现等。这种按步设计过程有助于工程师更加轻松地设计电源。设计过程得到了采用FSEZ1317实验变换器样机的验证。图1为采用FSEZ1317的原边控制反激变换器的典型应用电路。



Figure 1. FSEZ1317的典型应用电路

#### 2. 原边调节的工作原理

图2为原边调节反激变换器的电路简图,其典型波 形如图3所示。由于具备更佳的输出调节功能,因 此原边调节通常更适合工作在不连续导通模式 (DCM)。原边调节的关键是:在无需直接检测的情 况下能够获得输出电压电流信号。一旦得到这些信 号,就可以采用传统的调节补偿方法实现控制。

DCM反激变换器工作原理如下所示:

- 当MOSFET开通时(t<sub>ON</sub>),输入电压(V<sub>DL</sub>)作用于 原边电感(L<sub>m</sub>)。MOSFET电流(I<sub>ds</sub>)从零线性增加 至峰值(I<sub>pk</sub>)。在此期间,电感从输入侧获取和储 存能量。
- 当MOSFET关断时,储存在电感的能量迫使整流二极管(D)导通。在二极管导通期间(t<sub>D</sub>),输出电压(V<sub>o</sub>)和二极管正向压降(V<sub>F</sub>)共同作用于副边电感(L<sub>m</sub>×N<sub>s</sub><sup>2</sup>/N<sub>p</sub><sup>2</sup>),二极管电流(I<sub>D</sub>)从峰值(I<sub>pk</sub>×N<sub>p</sub>/N<sub>s</sub>)线性减小至零。在t<sub>D</sub>结束时,电感储能全部转移至输出侧。
- 当二极管电流为零时,原边电感(Lm)和 MOSFET输出电容产生谐振,变压器辅助绕组 电压(V<sub>w</sub>)随之振荡。

在二极管导通期间,输出电压和二极管正向压降之 和在变压器辅助绕组得到反射,其值为(V<sub>o</sub>+V<sub>F</sub>)× N<sub>a</sub>/N<sub>s</sub>。随着电流的下降,二极管正向电压下降,在 二极管电流下降至零,即二极管导通时间结束时, 辅助绕组电压最佳地反应了输出电压。因此在二极 管导通截止时刻采样绕组电压,就能够获取输出电 压信息。图2中,用来调节输出电压的内部误差放 大器(EA\_V)将采样电压与内部参考电压进行比较, 产生的误差电压(V<sub>COMV</sub>)用来控制MOSFET占空比。

同时,通过计算可得到输出电流。假定在稳态下输 出电流与二极管电流平均值相同,因此输出电流可 以根据下式估算:

$$I_O = I_{PK} \frac{N_P}{N_S} \bullet \frac{t_D}{2t_S} \tag{1}$$

输出电流估算器利用峰值检测电路来测量漏电流峰值,并根据二极管导通时间(t<sub>D</sub>)和开关周期(t<sub>s</sub>)计算输出电流。这些输出信息与内部参考量比较以产生误差电压(V<sub>COMI</sub>),后者用来控制MOSFET的占空比,如图2所示。

在误差电压V<sub>COMV</sub>和V<sub>COMI</sub>二者之间,实际上由较小 误差电压控制占空比。因此,在恒压调节模式中, 由于V<sub>COMI</sub>处于高值饱和状态,占空比由V<sub>COMV</sub>控 制。在恒流调节模式中,由于V<sub>COMV</sub>处于高值饱和 状态,占空比由V<sub>COMI</sub>控制。



Figure 2. 原边调节反激变换器





Figure 3. 原边调节反激变换器的关键波形

#### 3. 设计依据

与传统恒压输出电源设计相比,恒流输出(CC)变换 器需要考虑更多设计事项。在CC工作模式中,通常 根据变压器辅助绕组得到的控制IC电压(V<sub>DD</sub>) 将随 输出电压进行变化。因此,V<sub>DD</sub>工作范围决定了恒 流模式控制范围。FAN103和FSEZ13X7具有较宽的 电源电压范围,宽达5-24V,即使输出电压低于其 额定值的25%以下时,变换器仍可工作在恒流调节 模式。

在恒流工作模式下,另一个重要的设计注意事项 是:必须保证在全部工作范围内变换器处于DCM工 作模式,如图2所示,因为只有在DCM模式下才能 准确得到输出量信息。图4中,在恒流模式下,当 输出电压下降时,MOSFET导通时间(ton)随之减 小,而二极管导通时间(to)随之增加。当主要决定 ton和to之和不再是ton的减小而是增大时,变换器开 始随着输出电压的下降而进入CCM模式。

FAN103和FSEZ13X7具有降频功能以防止变换器工作在CCM模式。如图5所示,当输出电压低于其额定值的70%时,降频功能则被激活,开关周期随之提高。因此,70%的额定输出电压和最小输出电压是变压器设计需考虑的两种最坏情况。

变压器设计必须考虑70%的额定输出电压和最小输 出电压两种工况。如果变换器设计可以在70%额定 输出电压和最小输出电压下都满足DCM工作模式,则可以确保系统在整个负载范围内都工作在DCM模式下。



Figure 4. ton及to随输出电压下降而改变



Figure 5. 恒流/恒压充电器的工作范围

#### 4. 设计过程

在本节中,给出了一个以图6为参考的设计过程。设 计范例为一个输出3.75W/5V的离线充电器。设计规 格如下:

- ■输入电压范围: 90~264V<sub>AC</sub>, 60Hz
- 额定输出电压与电流: 5V/0.75A
- ■输出电压纹波:小于150mV
- ■恒流模式下最小输出电压: 25%额定输出电压 (1.25V)



#### Figure 6.输出电压电流工作区域

#### [步骤-1] 估算效率

如图6所示,充电器输出电压和电流具有较宽的变化 范围。为了优化功率级设计,必须对系统在工作点 A(额定输出电压电流)、B(70%额定输出电压)和 C(最小输出电压)上的效率和输入功率做出相应规 定。

- 估算工作点A、B和C的整体效率(η): 计算输入 功率时,必须对整体功率变换效率进行估算。如 果缺乏参考数据,则使用表1中典型效率值。
- 估算工作点 A,B 和 C 的原边效率(η<sub>P</sub>)和副边效率 (η<sub>s</sub>)。图 7 给出了原边和副边效率的定义,其 中,原边效率为功率从交流输入侧传输至变压器 原边的效率,副边效率为功率从变压器原边传输 至电源输出侧的效率。

原边和副边效率的典型数值如下所示:

$$\eta_P \cong \eta^{\frac{1}{3}}, \eta_S \cong \eta^{\frac{2}{3}} : \text{ that } \text{ that } \mathbb{E} < 10 \text{ V}$$

$$\eta_P \cong \eta^{\frac{2}{3}}, \eta_S \cong \eta^{\frac{1}{3}} : \widehat{\mathfrak{m}} \sqcup \mathfrak{h} \boxplus E > 10 \mathsf{V}$$
(3)

#### Table 1.反激变换器的典型效率值

输出电压	通用输入时典 型效率	欧洲输入时典型 效率
3.3~6V	65~70%	67~72%
6~12V	70~77%	72~79%
12~24V	77~82%	79~84%



#### Figure 7. 原边与副边效率定义

根据估算的整体效率,额定输出时的输入功率为:

$$P_{IN} = \frac{V_O^N I_O^N}{\eta} \tag{4}$$

式中,Vo<sup>N</sup>和Io<sup>N</sup>分别为额定输出电压和电流。

额定输出时的变压器输入功率为:

$$P_{INT} = \frac{V_O^N I_O^N}{\eta_s}$$
(5)

由前文可知,当输出电压低于额定值的70%时,开 关频率将降至33kHz,防止系统进入CCM工作模 式。因此,变压器设计必须考虑70%的额定输出电 压和最小输出电压两种工况。

在恒流模式下,当输出电压降低时,系统效率随之 降低。为优化变压器设计,必须对70%额定输出电 压和最小输出电压两种工况下的效率进行估算。

70%额定输出电压下(工作点B)的整体效率可近似为:

$$\eta_{@B} \cong \eta \cdot \frac{0.7 \cdot V_O^N}{0.7 \cdot V_O^N + V_F} \cdot \frac{V_O^N + V_F}{V_O^N}$$
(6)

式中, V<sub>F</sub>为二极管正向压降。

70%额定输出电压下副边效率可近似为:

$$\eta_{S@B} \cong \eta_S \cdot \frac{0.7 \cdot V_O^N}{0.7 \cdot V_O^N + V_F} \cdot \frac{V_O^N + V_F}{V_O^N}$$
(7)

70%额定输出电压下电源输入功率和变压器输入功率为:

$$P_{IN@B} = \frac{0.7 \cdot V_O^N \cdot I_O^N}{\eta_{@B}}$$
(8)

$$P_{IN,T @ B} = \frac{0.7 \cdot V_O^N \cdot I_O^N}{\eta_{S @ B}}$$

$$\tag{9}$$

最小输出电压(工作点C)的整体效率可近似为:

$$\eta_{@C} \cong \eta \cdot \frac{V_O^{\min}}{V_O^{\min} + V_F} \cdot \frac{V_O^N + V_F}{V_O^N}$$
(10)

式中,Vo<sup>mm</sup>为最小输出电压。

最小输出电压(工作点C)的副边效率可近似为:

$$\eta_{S @ C} \cong \eta_S \cdot \frac{V_O^{\min}}{V_O^{\min} + V_F} \cdot \frac{V_O^N + V_F}{V_O^N}$$
(11)

最小输出电压下电源输入功率和变压器输入功率 为:

$$P_{IN@C} = \frac{V_O^{\min} \cdot I_O^N}{\eta_{@C}}$$
(12)

$$P_{IN.T@C} = \frac{V_O^{\min} \cdot I_O^N}{\eta_{S@C}}$$
(13)

#### (设计范例)

假定工作点A(额定输出电压电流)的整体效率为70%,副边效率为:

$$\eta_{s} \cong \eta^{\frac{2}{3}} = 0.7^{\frac{2}{3}} = 0.788$$
  
电源和变压器输入功率为:

$$P_{IN} = \frac{V_O^N I_O^N}{\eta} = \frac{3.75}{0.7} = 5.36W$$
$$P_{IN,T} = \frac{P_{OUT}}{\eta_S} = \frac{3.75}{0.7^{2/3}} = 4.76W$$

70%额定输出电压下的效率为:

$$\begin{split} \eta_{@B} &\cong \eta \cdot \frac{0.7 \cdot V_{O}^{\ N}}{0.7 \cdot V_{O}^{\ N} + V_{F}} \cdot \frac{V_{O}^{\ N} + V_{F}}{V_{O}^{\ N}} = 0.67\\ \eta_{S@B} &\cong \eta_{S} \cdot \frac{0.7 \cdot V_{O}^{\ N}}{0.7 \cdot V_{O}^{\ N} + V_{F}} \cdot \frac{V_{O}^{\ N} + V_{F}}{V_{O}^{\ N}} = 0.756\\ \text{70\%} \, \text{额定输出电压的电源和变压器输入功率为:} \end{split}$$

$$P_{IN@C} = \frac{V_O^{\min} I_O^N}{\eta_{@C}} = 1.74W$$
$$P_{IN.T@C} = \frac{V_O^{\min} I_O^N}{\eta_{S@C}} = 1.54W$$

# [步骤-2] 确定直流回路电容(C<sub>DL</sub>)和直流回路电压范围

典型的直流回路电容选取方法是,对于通用输入范围(90-265V<sub>RMS</sub>),输入功率1W对应2-3 µF,对于欧洲输入范围(195V~265V<sub>RMS</sub>),输入功率1W对应1 µF。选定直流回路电容后,直流回路最小电压为:

$$V_{DL}^{\min} = \sqrt{2 \cdot (V_{LINE}^{\min})^2 - \frac{P_{IN}(1 - D_{ch})}{C_{DL} \cdot f_L}}$$
(14)

式中, V<sub>LINE</sub><sup>min</sup>为输入电压最小值, C<sub>DL</sub> 为直流回路 电容, f<sub>L</sub>为输入电压频率, D<sub>ch</sub>为直流回路电容充电 占空比, 其定义如图8所示, 典型值为0.2.

直流回路电压最大值为:

$$V_{DL}^{\text{max}} = \sqrt{2} \cdot V_{LINE}^{\text{max}}$$
(15)

式中, V<sub>LINE</sub><sup>max</sup>为输入电压最大值。

70%额定输出电压下的直流回路输入电压最小值为:

$$V_{DL@B}^{\min} = \sqrt{2 \cdot (V_{LINE}^{\min})^2 - \frac{P_{IN@B}(1 - D_{ch})}{C_{DL} \cdot f_L}}$$
(16)

最小输出电压下的直流回路输入电压最小值为:

$$V_{DL@C}^{\min} = \sqrt{2 \cdot (V_{LINE}^{\min})^2 - \frac{P_{IN@C}(1 - D_{ch})}{C_{DL} \cdot f_L}}$$
(17)



Figure 8. 直流回路电压波形

(设计范例) 直流回路中使用两个4.7µF电容并
联,各种工况下直流回路电压的最小值和最大
值为,
$V_{DL}^{\min} = \sqrt{2 \cdot (V_{LINE}^{\min})^2 - \frac{P_{IN}(1 - D_{ch})}{C_{DL} \cdot f_L}}$
5 26(1 0 2)
$= \sqrt{2 \cdot (90)^2} - \frac{3.30(1-0.2)}{1-0.2} = 93V$
$V = 2 \cdot 4.7 \times 10^{-6} \cdot 60$
$V_{in}^{\max} = \sqrt{2} \cdot 264 = 373V$
$V_{DL@B}^{\min} = \sqrt{2 \cdot (V_{LINE}^{\min})^2 - \frac{P_{IN@B}(1 - D_{ch})}{C_{DL} \cdot f_L}}$
$=\sqrt{2\cdot(90)^2 - \frac{3.91(1-0.2)}{2\cdot4.7\times10^{-6}\cdot60}} = 103V$
$V_{DL@C}^{\min} = \sqrt{2 \cdot (V_{LINE}^{\min})^2 - \frac{P_{IN@C}(1 - D_{ch})}{C_{DL} \cdot f_L}}$
$=\sqrt{2\cdot(90)^2 - \frac{1.74(1-0.2)}{2\cdot4.7\times10^{-6}\cdot60}} = 117V$

#### [步骤-3] 确定变压器匝数比

图9为MOSFET漏源极电压波形。当MOSFET关断时,作用于MOSFET的输入电压(V<sub>DL</sub>)与反射到原边的输出电压之和为:

$$V_{DS}^{nom} = V_{DL}^{\max} + V_{RO}$$
(18)

式中, V<sub>RO</sub>为反射输出电压, 其定义为:

$$V_{RO} = \frac{N_p}{N_s} (V_O + V_F) \tag{19}$$

式中,V<sub>F</sub>为二极管正向压降,N<sub>P</sub>和N<sub>S</sub>分别为变压器 原边和副边匝数。

当MOSFET导通时,作用于MOSFET上的输出电压 与反射至副边的输入电压之和为:

$$V_D^{nom} = \frac{N_S}{N_P} V_{DL}^{\max} + V_O$$
<sup>(20)</sup>

由式(6)和(7)可知,增大变压器匝数比(N<sub>p</sub>/N<sub>s</sub>)将使 MOSFET电压升高,同时使整流二极管的电压应力 降低。因此,设计变压器匝数比时必须折衷考虑 MOSFET和二极管的电压应力。此外,在设计变压 器匝数比时还须对漏极电压的过冲予以考虑。 MOSFET最大电压应力为:

$$V_{DS} \stackrel{\text{max}}{=} V_{DL} \stackrel{\text{max}}{=} + V_{RO} + V_{OS} \tag{21}$$

当缓冲电路得到合理设计时,电压过冲量(VOS)的 典型数值为输出反射电压的1~1.5倍。此时,击穿电 压在最大MOSFET电压应力下的裕度为15~20%。



Figure 9. 变压器匝数比及MOSFET与二极管电压应力 设计变压器辅助绕组与副边绕组匝数比(N<sub>a</sub>/N<sub>s</sub>)时, 必须对IC电源电压(V<sub>DD</sub>)范围和恒流模式最小输出电 压予以考虑。当电源处于恒流工作模式时,V<sub>DD</sub>将 随输出电压变化,如图10所示。由漏感导致的辅助 绕组电压超跳也将影响V<sub>DD</sub>。当负载较轻时,辅助 绕组电压过冲可以忽略不计,此时V<sub>DD</sub>为:

$$V_{DD}^{\min 1} = \frac{N_a}{N_s} (V_o + V_F) - V_{Fa}$$
(22)

当负载较重时,由于漏感将导致过冲,因此实际中 V<sub>DD</sub>将比式(8)中高,其与MOSFET漏源极电压过冲 成比例,如图10所示。考虑到电压过冲的影响,标 称输出电压和最小输出电压的V<sub>DD</sub>电压值分别为:

$$V_{DD}^{\max} \cong \frac{N_a}{N_s} (V_O + V_F + \frac{N_s}{N_p} V_{OS}) - V_{Fa}$$
 (23)

$$V_{DD}^{\min 2} \cong \frac{N_a}{N_s} (V_O^{\min} + V_F + \frac{N_s}{N_p} V_{OS}) - V_{Fa}$$
(24)

式中, V<sub>Fa</sub>为辅助绕组二极管正向压降。





(设计范例) 假定漏极电压过冲与输出反射电压 相同,漏极电压最大值为:  $V_{DS}^{\text{max}} = V_{DL}^{\text{max}} + V_{RO} + V_{OS} = V_{DL}^{\text{max}} + 2V_{RO}$ 对于裕度25%的700V MOSFET,输出反射电压 为:  $V_{DS}^{\text{max}} = 0.75 \times 700 > 373 + 2V_{RO}$  $\therefore V_{RO} < 76V$ 设定V<sub>RO</sub>=72, V<sub>F</sub>=0.55, 匝数比N<sub>P</sub>/N<sub>S</sub>为:  $\frac{N_P}{N_S} = \frac{V_{RO}}{(V_o + V_F)} = \frac{72}{5.55} = 13$ 考虑到误差, V<sub>DD</sub> 允许工作范围为5.5~24V。由 于空载时突发工作模式将导致电压波动,因此 在空载时计算VDD 需要给出3V的裕度:  $V_{DD}^{\min 1} = \frac{N_a}{N_s} (5 + 0.55) - 0.7 > 5.5 + 3$  $\therefore \frac{N_a}{N_s} > 1.66$  $V_{DD}^{\text{max}} = \frac{N_a}{N_c} (5 + 0.55 + \frac{1}{13}72) - 0.7 < 24$  $\therefore \frac{N_a}{N_c} < 2.23$  $V_{DD}^{\min 2} = \frac{N_a}{N_c} (1.25 + 0.55 + \frac{1}{13}72) - 0.7 > 5.5$  $\therefore \frac{N_a}{N_s} > 0.84$ 

为了将PWM集成电路的功率消耗降至最低,需要将V<sub>DD</sub>降至最低。因此,设计N<sub>a</sub>/N<sub>s</sub>为1.66.

#### [步骤-4] 设计变压器

图11给出了MOSFET导通时间(t<sub>ON</sub>)、二极管导通时间(t<sub>D</sub>)和关断时间(t<sub>OFF</sub>)的定义。在70%额定输出电压下,MOSFET导通时间与二极管导通时间之和为:

$$T_{ON} + T_D = T_{ON} \left( 1 + \frac{N_s}{N_p} \cdot \frac{V_{DL@B}}{0.7 \cdot V_O + V_F} \right)$$
(25)

设计变压器的第一步是确定DCM模式所允许的关断时间(toFF)。

考虑到跳频引起的频率变化和自身误差,可以确定 toFF,可得MOSFET导通时间为:

$$T_{ON\@B} = \frac{1/f_{S} - T_{OFF}}{(1 + \frac{N_{S}}{N_{P}} \cdot \frac{V_{DL\@B}}{0.7 \cdot V_{O}^{N} + V_{F}})}$$
(26)



**Figure 11.** t<sub>ON</sub>, t<sub>D</sub>和t<sub>OFF</sub>的定义 可得变压器原边电感为:

$$L_m = \frac{\left(V_{DL@B}^{\min} \cdot T_{ON@B}\right)^2}{2P_{INT@B}} \cdot f_S$$
(27)

可得额定输出条件下漏电流峰值为:

$$I_{DS}^{PK} = \sqrt{\frac{2P_{IN,T}}{L_m \cdot f_s}}$$
(28)

可得额定输出条件下MOSFET导通时间为:

$$T_{ON} = I_{DS}^{PK} \frac{L_m}{V_{DL}^{\min}}$$
<sup>(29)</sup>

为了防止磁芯饱和,变压器原边最小匝数为:

$$N_P^{\min} = \frac{L_m I_{DS}^{PK}}{B_{sat} A_e}$$
(30)

式中,A<sub>e</sub>为磁芯横截面积,单位为m<sup>2</sup>;B<sub>sat</sub>饱和磁 通密度,单位为T。图12为TDK(PC40)的铁氧体磁芯 典型特性。当温度上升时,饱和磁通密度(B<sub>sat</sub>)下 降,因此必须对处于封闭状态的充电器的高温特性 予以考虑。如果没有相关参考数据,可以假定B<sub>sat</sub> =0.25~0.3T。表2给出了在10W以下电池充电器中常 用的磁芯。表2给出的磁芯适用于典型的通用输入电 源范围和50kHz开关频率。

当确定变压器匝数比后,可为匝数Ns选取一合适数 值,并由此确定 $N_p$ , $N_p$ 必须大于式(30)给出的  $N_p^{min}$ 。





在最小输出电压条件下,必须对DCM工作模式予以确认。此时MOSFET导通时间为:

$$T_{ON@C} = \frac{1}{V_{DL@C}} \sqrt{\frac{2P_{IN.T@C}L_m}{f_{SR}}}$$
(31)

式中, f<sub>SR</sub> 为降频后的开关频率,以防止系统工作在 CCM模式。

最小输出电压下的关断时间为:

$$T_{OFF@C} = \frac{1}{f_{SR}} - T_{ON@C} \left(1 + \frac{N_s}{N_p} \cdot \frac{V_{DL@C}}{V_O^{\min} + V_F}\right)$$
(33)

考虑到开关器件对开关频率的误差,关断时间必须 大于3µs (10%的开关周期)。

# 表2. 电池充电器的常用磁芯(适用于通用输入范围, DCM工作模式, fs=50kHz)

磁芯	截面积	额定输入功率	
EE13-Z	$17.1 \text{mm}^2$	4~7W	
EI16-Z	19.8mm <sup>2</sup>	4~7W	
EE16-Z	19.0mm <sup>2</sup>	7~14W	
EI19-Z	24.0mm <sup>2</sup>	7~14W	

(设计范例) 假定70%额定输出电压下的关断时间 为 4 µs, MOSFET导通时间为:

$$T_{ON@B} = \frac{1/f_{S} - T_{OFF}}{(1 + \frac{N_{S}}{N_{P}} \cdot \frac{V_{DL@B}}{0.7 \cdot V_{O} + V_{F}})} = 5.4 \mu s$$

变压器原边电感为:

$$L_{m} = \frac{(V_{DL@B} \cdot T_{ON@B})^{2}}{2P_{INT@B}} \cdot f_{S} = 2.24mH$$

最大输出功率工况下的漏电流峰值为:

$$I_{DS}^{PK} = \sqrt{\frac{2P_{INT}}{L_m \cdot f_S}} = 292mA$$

额定输出条件下的MOSFET导通时间为:

$$T_{ON} = I_{DS}^{PK} \frac{L_m}{V_{DL}^{\min}} = 0.292 \frac{2.24 \times 10^{-3}}{93} = 7.03 \mu s$$

选取EE16为变压器磁芯,防止磁芯饱和的变压器 原边最小匝数为:

$$N_{P}^{\min} = \frac{L_{m}I_{ds}^{PK}}{B_{sat}A_{e}}$$
$$= \frac{2.24 \times 10^{-3} \cdot 0.292}{0.3 \cdot 19 \times 10^{-6}} = 114$$

为匝数Ns选取一合适数值,并由此确定 $N_p$ ,  $N_p$ 必须大于 $N_p^{min}$ 。

$$N_p = 13 \times N_s$$
$$= 13 \times 9 = 117 > N_p^{\min}$$

辅助绕组匝数Na为:

$$N_a = \frac{N_a}{N_s} \times N_s = 1.65 \times 9 = 15$$

最小输出电压下的MOSFET导通时间为:

$$T_{ON @C} = \frac{1}{V_{DL @C}} \sqrt{\frac{2P_{IN.T @C}L_m}{f_{SR}}} = 3.9 \mu s$$

最小输出电压下的关断时间为:

$$T_{OFF@C} = \frac{1}{f_{SR}} - T_{ON@C} \left(1 + \frac{N_s}{N_p} \cdot \frac{V_{DL@C}}{V_0^{\min} + V_F}\right)$$
  
= 6.82 \mu s > 3 \mu s

#### [步骤-5] 计算开关器件电压和电流

**原边MOSFET**:在确定变压器匝数比的步骤3中,对 MOSFET电压应力进行了探讨。假定漏极电压过冲 与输出反射电压相同,则最大漏极电压为:

$$V_{DS}^{\max} = V_{DL}^{\max} + V_{RO} + V_{OS}$$
(33)

MOSFET电流有效值为:

$$I_{DS}^{\ rms} = I_{DS}^{\ PK} \sqrt{\frac{T_{ON} f_s}{3}}$$
(34)

**副边二极管:**整流二极管的最大反向电压和电流有效值分别为:

$$V_D = V_O^N + \frac{N_S}{N_P} V_{DL}^{\max}$$
(35)

© 2009 Fairchild Semiconductor Corporation Rev. 1.0.1 • 9/23/11

$$I_D^{rms} = I_{DS}^{rms} \sqrt{\frac{V_{DL}^{\min}}{V_{RO}}} \cdot \frac{N_P}{N_S}$$
(36)

(设计范例) 假定漏源极电压过冲与输出反射电压 相同,则MOSFET承受最大电压为:

$$V_{ds}^{\text{max}} = V_{DL}^{\text{max}} + 2V_{RO} = 517V$$

MOSFET电流有效值为:

$$I_{DS}^{rms} = I_{DS}^{PK} \sqrt{\frac{T_{ON} f_s}{3}} = 0.1A$$

二极管电压和电流分别为:

$$\begin{split} V_{D} = V_{O} + \frac{N_{S}}{N_{P}} V_{DL}^{\max} &= 5 + \frac{9}{117} \cdot 373 = 33.8V \\ I_{D}^{rms} = I_{DS}^{rms} \sqrt{\frac{V_{DL}^{\min}}{V_{RO}}} \cdot \frac{N_{P}}{N_{S}} &= 0.10 \sqrt{\frac{93}{72}} \cdot \frac{132}{9} = 1.47A \\ \\ 二极管型号为肖特基二极管SB240 (2A/40V). \end{split}$$

#### [步骤-6] 设定输出电压电流

根据检测电阻阻值和变压器匝数比,可计算出额定 输出电流为:

$$R_{SENSE} = \frac{N_P}{N_S I_O^N \times 8.5} \tag{37}$$

如图9所示,设计分压器R<sub>S1</sub>和R<sub>S2</sub>时,必须确保在二 极管导通截止时刻V<sub>S</sub>为2.5V。

$$\frac{R_{s1}}{R_{s2}} = \left(\frac{N_a}{N_s} \frac{V_o}{2.5} - 1\right) \tag{38}$$

为得到更佳的输出调节性能,电阻值精度最好为1%

(设计范例) 检测电阻取值为:  

$$R_{SENSE} = \frac{N_P}{N_S I_O^N \times 8.5} = \frac{117}{9 \cdot 0.75 \times 8.5} = 2.0\Omega$$
  
分压网络设计为:  
 $\frac{R_{S1}}{R_{S2}} = (\frac{N_a}{N_s} \cdot \frac{V_O}{2.5} - 1) = (\frac{15}{9} \cdot \frac{5}{2.5} - 1) = 2.33$   
令R<sub>S1</sub>=34.8k $\Omega$ , R<sub>S2</sub>为82k $\Omega$ 

为了滤除开关噪声,并在恒压调节中确保采样电压 精度,建议在Vs引脚和GND引脚之间放置一个 22~68pF的旁路电容。该电容的取值将影响负载调节 和恒流调节。图13为在Vs引脚放置不同容值电容后 的实测波形。旁路电容容值越高,则充电时间越长 且采样电压比实际值高。



Figure 13. 不同 $V_S$ 电容对采样电压的影响

[步骤-7] 确定输出滤波器设计

电容电流纹波峰峰值为:

$$\Delta I_{CAP} = \frac{N_P}{N_S} I_{DS}^{PK}$$
(39)

输出电压纹波为:

$$\Delta V_o = \frac{\Delta I_c \cdot T_D}{2C_o} \cdot \left(\frac{\Delta I_c - I_o^N}{\Delta I_c}\right)^2 + \Delta I_c \cdot R_c \tag{40}$$

由于电解电容的等效串联电阻(ESR)较高,使用单一输出电容有时很难满足纹波要求。因此,需要附加 LC滤波器(后置滤波)。当使用后置滤波器时,转折频率不能设置过低。过低的转折频率将可能导致系 统不稳定,或限制控制带宽。通常后置滤波器转折频率设置为开关频率的1/10~1/5。

(设计范例) 假定电解电容为470μF, 其ESR为 30mΩ,则输出电压纹波为:

$$\Delta V_o = \frac{\Delta I_c \cdot T_D}{2C_o} \cdot (\frac{\Delta I_c - I_o^N}{\Delta I_c})^2 + \Delta I_c \cdot R_c = 137 mV$$

#### [步骤-8] 输出线压降补偿

在移动电话充电器应用中,电池位于输出线末端,因此实际电池电压通常将跌落几个百分点。FAN103 和 FSEZ13X7具有输出线压降补偿功能,如表3所示,通过调节COMR引脚上电阻,可对该功能进行设定。表4总结了标准1.8m线路在不同美国线规(AWG)下的阻值。

表3.	电缆补偿
-----	------

压降补偿百分比	COMR电阻
7%	无穷 (开)
6%	900kΩ
5%	380kΩ

AN-8033

4%	230kΩ
3%	380kΩ
2%	145kΩ
1%	100kΩ
0%	45kΩ

#### 表4. 不同AWG下1.8m输出线阻值

AWG	Ω/m	1.8m电缆电阻	
24	0.084	0.30Ω	
25	0.106	0.38Ω	
26	0.134	0.48Ω	

(设计范例) 假定使用输出线 26AWG/1.8m,最大输出电流下的输 出线压降为:  $\Delta V_o = R_{CABLE} \cdot I_o = 0.48 \cdot 0.75 = 0.36V$  $\frac{\Delta V_o}{V_o} = \frac{0.36}{5} = 7.2\%$ 缺省设置时,COMR引脚不安装电 阻。为了改进COMR引脚抑噪能力, 通常在该引脚上安装1µF旁路电容。

#### [步骤-9] 设计原边RCD缓冲电路

当MOSFET关断时,漏极电压将出现一个由变压器漏感导致的电压尖峰。MOSFET上的过电压有可能导致开关器件雪崩击穿,最终损坏整个设备。因此,必须附加额外的电压钳位电路。图14为RCD缓冲电路和MOSFET漏极电压波形。当MOSFET漏极电压超出图14中X节点电压时,RCD缓冲电路二极管导通以吸收漏感电流。在分析缓冲电路时,假定缓冲电容足够大,因此电容电压在一个开关周期大致不变。缓冲电容类型必须是陶瓷或是其他材料,确保其具有较低的ESR。由于以上原因,电解电容不可能作为缓冲电容。



#### Figure 14. 缓冲电路及其波形

满载时,缓冲电容电压(V<sub>SN</sub>)为:

$$V_{SN} = V_{RO} + V_{OS} \tag{41}$$

缓冲电路消耗功率为:

$$P_{SN} = \frac{V_{SN}^{2}}{R_{SN}} = \frac{1}{2} f_{S} L_{LK} (I_{DS}^{PK})^{2} \frac{V_{SN}}{V_{SN} - V_{RO}}$$
(42)

式中, I<sub>DS</sub><sup>PK</sup> 为满载时漏电流峰值, L<sub>LK</sub> 为漏感, V<sub>SN</sub> 为满载时缓冲电容电压V<sub>SN</sub>, R<sub>SN</sub> 为缓冲电阻。

通过短接除原边外的其他绕组,在开关频率下对原 边绕组进行测量可得到漏感大小。缓冲电阻可根据 其消耗功率进行选取。缓冲电容电压纹波最大值 为:

$$\Delta V_{sn} = \frac{V_{SN}}{C_{SN}R_{SN}f_s} \tag{43}$$

当电容选取适当时,电容电压纹波一般为5~20%。

在本节的缓冲电路设计中,没有考虑电感放电损 耗和杂散寄生电容。由于以上原因,实际变换器 中缓冲电路的损耗小于其设计值。

(设计范例)由于漏极电压过冲与输出反射电压相同,缓冲电压为:

 $V_{SN} = V_{RO} + V_{OS} = 144V$ 

测得漏感为48µH。缓冲电路消耗功率为:

$$P_{SN} = \frac{1}{2} f_S L_{LK} (I_{DS}^{PK})^2 \frac{V_{SN}}{V_{SN} - V_{RO}} = 0.20W$$

$$R_{SN} = \frac{V_{SN}^2}{P_{SN}} = 99k\Omega$$

缓冲电容允许20%的电压纹波:

$$C_{SN} = \frac{V_{SN}}{\Delta V_{sn} R_{SN} f_s} = \frac{142}{28 \cdot 99 \times 10^3 \cdot 50 \times 10^3} = 1.0 nF$$

## 5. PCB布局

由于开关电源中电压、电流变化速率极快,印刷电路板的布局与设计便十分重要。设计优良的PCB布局不仅能最大程度降低EMI,防止电源遭受浪涌电压/ESD测试。

### 设计指南:

- 以下指南中数字标号参见图15、图16。
- 为改进EMI性能并减小电源纹波,必须在整流桥输出端和原边开关电路之间连接电容C<sub>DL2</sub>和C<sub>DL1。</sub>
- C<sub>DL1</sub> **变压器** MOSFET R<sub>CS</sub> C<sub>DL1</sub>构成了原 边高频电流回路。该回路面积应尽可能小。
- 安装R<sub>START</sub>,防止浪涌尖峰(推荐100kΩ)
- R<sub>CS</sub>应直接与C<sub>DL1</sub>地端连接。该线路(线路4→1) 应短而宽,同时靠近CS引脚,以减少开关噪 音。MOSFET漏极和RCD缓冲电路等高压线路 须远离控制电路以避免不必要的干扰。当 MOSFET使用散热器时,散热器应接地。

- 如2所示,变压器辅助绕组,D<sub>DD</sub>和C<sub>DD</sub>构成 的面积应尽可能小。
- C<sub>DD</sub>, C<sub>S</sub>, R<sub>S2</sub>, 和C<sub>COMR</sub> 应靠近PSR控制器的每 个引脚,获得良好退耦,并降低开关噪音
- 如3所示,控制电路地端应该先相互连接,再 与其他电路相连。
- 地端连接顺序为3→2→4→1:这样可能避免
   共模阻抗对检测信号的干扰
- 对于ESD放电路径,在交流电源和直流输出端之间提供直接的放电焊盘(这是最佳方法)。另一方法是通过原边主地端1向交流侧释放ESD能量。由于ESD能量通过变压器杂散电容由副边向原边传输,控制电路不应布置在放电路径上。5指出了可以放置放电点的位置,以释放静电能量。建议在图15和图16中详细制定放电路径。
- 对于浪涌路径,选取易熔绕线电阻,以降低 浪涌电流和浪涌能量,并使用π型输入滤波器 (两个大电容和一个电感),分担浪涌能量。



Figure 15. EZ-PSR FSEZ13X7布局考虑





### 6. 设计范例最终原理图



Figure 17. EZ-PSR FSEZ1317 3.75W充电器设计范例最终原理图

#### 磁芯: EE16 PC40 绕线管: EE16 (10引脚) 水平型



Figure 18. 变压器结构

说明:

- 1. 当W4R绕组为反向绕组时,必须对其单层缠绕。
- 2. 当缠绕W2绕组时,必须缠绕三层,缠绕第一层后,再放置胶带的一层.

序号	端子		体制		绝缘	屏障带	
	S	F	· 纪 · · · · · · · · · · · · · · · · · ·	ι <sub>s</sub>	t <sub>s</sub>	原边	副边
W1	4	5	2UEW 0.23*1	15	2		
W2 3			41	1			
	3	1	2UEW 0.18*1	39	0		
				37	2		
W3	1		COPPER SHIELD	1.2	3		
W4	7	9	TEX-E 0.55*1	9	3		
			CORE ROUNDING TAPE		3		

AN-8033

	管脚	技术规格	备注
原边电感	1-3	$2.25mH \pm 5\%$	100kHz, 1V
原边漏感	1-3	最大80µH	短接任意副边绕组

#### 7. 设计范例测试结果

为验证本应用说明书推荐设计方法的有效性,根据 设计范例,研制了一个变换器并对其进行测试。电 路中的全部元件均根据设计范例选取。

图19为70%额定输出电压和最小电源电压条件下的 工作波形。根据设计步骤-4,在降频功能作用前, 关断时间为4μs,以确保系统工作在DCM模式。图 20为最小输出电压和最小电源电压条件下的工作波 形。根据设计步骤-4,关断时间为6.8μs,以确保系 统工作在DCM模式。

图21为系统在不同负载下实测效率。在115V<sub>AC</sub>和230V<sub>AC</sub>工况下,平均效率高于68%。图22为不同电源电压下的空载损耗。由图可知,当交流电源电压高达264V<sub>AC</sub>时,空载待机功耗仍低于30mW,达到充电器新版功耗规则的五星级标准。

图23给出了实测输出电压和输出电流波形。在整个 电源电压和负载工况下,恒压调整率达到1.38%。恒 流调整率达到3.6%,返回电压仅为1.5V。







Figure 20. 最小输出电压和最小电源电压下工作波形



Figure 21. 实测效率曲线







Figure 23. 输出电压与输出电流的实测曲线

#### 8 相关资料

FSEZ1317—集成功率MOSFET的原边调节PWM的说明书

FAN103 — 原边调节PWM控制器的说明书

AN-6067 — 原边调节(PSR) PWM控制器的设计与应用

DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION, OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

#### LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION.

As used herein:

- Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, or (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in significant injury to the user.
- A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC dba ON Semiconductor or its subsidiaries in the United States and/or other countries. ON Semiconductor owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of ON Semiconductor's product/patent coverage may be accessed at <u>www.onsemi.com/site/pdf/Patent-Marking.pdf</u>. ON Semiconductor reserves the right to make changes without further notice to any products herein. ON Semiconductor makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does ON Semiconductor assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Buyer is responsible for its products and applications using ON Semiconductor products, including compliance with all laws, regulations and safety requirements or standards, regardless of any support or applications information provided by ON Semiconductor. "Typical" parameters which may be provided in ON Semiconductor data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. ON Semiconductor does not convey any license under its patent rights of others. ON Semiconductor products are not designed, intended, or authorized for use as a critical component in life support systems or any FDA Class 3 medical devices or medical devices with a same or similar classification in a foreign jurisdiction or any devices intended for implantation in the human body. Should Buyer purchase or use ON Semiconductor has against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death ass

#### PUBLICATION ORDERING INFORMATION

#### LITERATURE FULFILLMENT:

Literature Distribution Center for ON Semiconductor 19521 E. 32nd Pkwy, Aurora, Colorado 80011 USA Phone: 303-675-2175 or 800-344-3860 Toll Free USA/Canada Fax: 303-675-2176 or 800-344-3867 Toll Free USA/Canada Email: orderlit@onsemi.com N. American Technical Support: 800–282–9855 Toll Free USA/Canada Europe, Middle East and Africa Technical Support: Phone: 421 33 790 2910

Japan Customer Focus Center Phone: 81-3-5817-1050 ON Semiconductor Website: www.onsemi.com

Order Literature: http://www.onsemi.com/orderlit

For additional information, please contact your local Sales Representative

© Semiconductor Components Industries, LLC