

高性能模拟产品

模拟应用期刊

2011 年第二季度



ZHCT131

德州仪器 2011 版权所有©

引言

《模拟应用期刊》是一本模拟应用文章的合集，旨在让广大读者了解 TI 产品，同时介绍一些简单但却很实用的典型应用例子。本期刊不仅仅面向设计工程师，而且还面向工程经理、技术人员、系统设计人员和市场营销及销售人員。本期刊通过大篇幅的数学分析突出说明了一般应用概念。

介绍这些应用的目的，并非是作为某些具体电路的“使用指南”说明书，而是作为如何利用器件来解决具体设计问题的例子。通过下列目录，读者可以获得教学资料和一些实用的工程解决方案：

- 数据采集
- 电源管理
- 接口（数据传输）
- 放大器：音频

- 放大器：运算放大器
- 低功耗 RF
- 常见问题


在合适的情况下，读者还可以了解到软件例程和程序结构。最后，《模拟应用期刊》还有一些有用的提示和经验法则，以指导读者完成其设计准备工作。

IBIS 模型，第 3 部分：利用 IBIS 模型研究信号完整性问题

作者：**Bonnie C. Baker**，德州仪器 (TI) 高级应用工程师

本文是关于在印刷电路板 (PCB) 开发阶段使用数字输入/输出缓冲信息规范 (IBIS) 模拟模型的系列文章之第 3 部分（共三部分）。“第 1 部分”讨论了 IBIS 仿真模型的基本组成，以及它们在 SPICE 环境中产生的过程¹。“第 2 部分”讨论了 IBIS 模型有效性验证。² 在设计阶段，我们会碰到许多信号完整性问题，而 IBIS 模型为这些问题带来了一种简单的解决方案。本文即“第 3 部分”，将介绍如何使用一个 IBIS 模型来提取一些重要的变量，用于信号完整性计算和确定 PCB 设计解决方案。请注意，该提取值是 IBIS 模型不可或缺的组成部分。

图 1 错配端接阻抗 PCB 装置




信号完整性问题

当观察传输线两端的数字信号时，设计人员会吃惊于将信号驱动至某条 PCB 线迹时出现的结果。通过相对较长的距离，相比瞬时变化信号，电信号更像行波。

描述电路板上电波行为的较好模拟是池中波 (wave in a pool)。纹波穿过池顺利传播，因为体积相同的两组水具有相同的“阻抗”。然而，池壁的阻抗差异明显，并以相反方向反射波。注入 PCB 线迹的电信号也出现相同的现象，其在阻抗错配时以类似方式反射。图 1 显示了错配端接阻抗的一个 PCB 装置。微控制器即 TI MSP430™ 向 TI ADS8326 ADC 发送一个时钟信号，其将转换数据发送回 MSP430。图 2 显示了该装置中阻抗错配所形成的反射。这些反射在传输线迹上引起信号完整性问题。让一端或者两端的 PCB 线迹电阻抗相匹配可极大地减少反射。


图 2 图 1 中错配端接阻抗促发反射



要解决系统电阻抗匹配问题，设计人员需要理解集成电路 (IC) 的阻抗特性，以及起到传输线迹作用的 PCB 线迹的阻抗特性。知道这些特性，让设计人员能够将各连接单元建模为分布式传输线迹。

传输线迹为各种电路服务，从单端和差分端器件到开漏输出器件。本文主要介绍单端传输线迹，其驱动器有一个推拉输出电路设计。图 3 显示了用于设计该举例传输线迹的各组成部分。

图 3 实例单端传输线电路



另外，还需要如下 IC 引脚规范：

- 发送器输出电阻 Z_T (Ω)
- 发送器上升时间 t_{Rise} 和下降时间 t_{Fall} (秒)
- 接收机输入电阻 Z_R (Ω)
- 接收机引脚电容值 C_{R_pin} (F)

这些规范一般没有在 IC 制造厂商的产品说明书中。正如这篇文章将要讲到的那样，所有这些值均可以在设计 PCB 和使用模型模拟 PCB 传输线迹的过程中，通过 IC 的 IBIS 模型获得。

利用下列参数定义传输线迹：

- 特性阻抗 Z_0 (Ω)
- 传播延迟 D (ps/英寸)
- 线迹传播延迟 t_D (ps)
- 线迹长度 LENGTH (英寸)

根据具体的 PCB 设计，该变量清单可能会更长。例如，PCB 设计可以有一个带多个传输/接收机点的底板。³ 所有传输线迹值均取决于特定的 PCB。一般而言，FR-4 板的 Z_0 范围为 50 到 75 Ω ，而 D 的范围为 140 到 180 ps/英寸。 Z_0 和 D 的实际值取决于实际传输线迹的材料和物理尺寸。⁴ 特定板的线迹传播延迟可以计算为：

$$t_D = D \times \text{LENGTH} \quad (1)$$

就 FR-4 板而言，线状线的合理传播延迟（请参见图 4）为 178 ps/英寸，并且特性阻抗为 50 Ω 。通过测量线迹的导线电感和电容，并将这些值插入到下列方程式中，我们可以在板上验证这一结果：

$$D = 10^{12} \times \sqrt{C_{TR} \times L_{TR}} \quad (2)$$

或者


$$D = 85 \text{ ps/inch} \times \sqrt{\epsilon_r}, \quad (3)$$

及

$$Z_0 = \sqrt{\frac{L_{TR}}{C_{TR}}}. \quad (4)$$

C_{TR} 为法拉/英寸为单位的线迹导线电容； L_{TR} 为亨/英寸为单位的线迹导线电感；85 ps/英寸为空气介电常数；而 ϵ_r 为材料介电常数。例如，如果微波传输带-板导线电容为 2.6 pF/英寸，则导线电感为 6.4 nH/英寸，而 $D=129$ ps/英寸， $Z_0=49.4\Omega$ 。

图 4 微带板与带状线板横截面



集总式电路与分布式电路对比

传输线一经定义，下一个步骤便是确定电路布局代表集总式系统还是分布式系统。一般而言，集总式系统体积较小，而分布式电路则要求更多的板空间。小型电路具备有效的长度 (LENGTH)，其在信号方面比最快速电气特性要小。要成为合格的集总式系统，PCB 上的电路必须要满足如下要求：

$$\text{LENGTH} < \frac{t_{\text{Rise}}}{6 \times \sqrt{L_{TR} \times C_{TR}}}, \quad (5)$$

其中， t_{Rise} 为以秒为单位的上升时间。

在 PCB 上实施一个集总式电路以后，端接策略便不是问题了。根本上而言，我们假设传送至传输导线中的驱动器信号瞬间到达接收机。

IBIS 模型的数据组织结构

根据 IC 的电源电压范围，一个 IBIS 模型包括三、六或者九个角的数据。决定

这些角的变量为硅工艺¹、电源电压和结温。某个器件模型的具体工艺/电压/温度 (PVT) SPICE 角对创建精确的 IBIS 模型至关重要。额定值不同，硅工艺也各异，创建的模型也有弱有强。设计人员根据组件的电源要求定义电压设置，并让其在额定值、最小值和最大值之间变化。最后，根据组件的指定温度范围、额定功耗和封装的结点到环境热阻，即 θ_{JA} ，来确定组件硅结点的温度设置。

表 1 列举了一个例子，其为三 PVT 变量及其与 TI 24 位生物电势测量 ADC ADS129x 系列的 CMOS 工艺关系。这些变量用于实施六次 SPICE 模拟。第一次和第四次模拟均使用额定工艺模型、额定电源电压和室温条件下的结点温度。第二次和第五次模拟均使用弱工艺模型，低电源电压和高结温。第三次和第六次模拟使用强工艺模型、更高的电源电压和更低的结温。PVT 值之间的关系映射 CMOS 工艺的最佳角。

表 1 ADS1296 IBIS 模型的 PVT 模拟角

角数	硅工艺	电源电压 (V)	温度 (°C)
1	额定	1.8	27
2	弱	1.65	85
3	强	2.0	-40
4	额定	3.3	27
5	弱	3.0	85
6	强	3.6	-40

*TI IBIS 模型标准为额定=典型、弱=最小值、强=最大值。

查找和/或计算发送器规范

信号完整性评估的规定发送器规范包括输出阻抗 (Z_T) 和升降时间 (分别为 t_{Rise} 和 t_{Fall})。图 5 显示了列举自 IBIS 模型文件的 TI ADS1296 封装 ads129x.ibs。⁵用于产生阻抗的值显示在“[Pin]”关键字下面，其也位于缓冲模型 (未显示) 中。升降时间位于 IBIS 模型数据列表的瞬态部分。

图 5 ADS1296 的 IBIS 模型封装列表，包括 L_pin 和 C_pin 值

```

ads1296zxcg :: PBGA, 64 pin package

[Component]      ads1296zxcg
[Manufacturer]   TI
|
[Package]        |ZXC (PBGA) - 64 pin
| variable      typ          min          max
R_pkg           0.084959      0.084959      0.084959
L_pkg           1.726943nH          1.173300nH      2.802300nH
C_pkg           0.203317pF          0.155540pF      0.299270pF
|
[Pin]  signal_name  model_name  R_pin          L_pin          C_pin
|
1A     IN8P         TERM        0.080388        1.4891nH        0.16542pF
1B     IN7P         TERM        0.078742        1.4385nH        0.15797pF
1C     IN6P         TERM        0.077541        1.4231nH        0.16358pF
      ⋮             ⋮             ⋮
5E     GPIO4        DIO         0.106300        2.5339nH        0.28001pF
      ⋮             ⋮             ⋮

```

输入和输出引脚的阻抗

任何信号的引脚阻抗均由加至模型阻抗的封装电感和电容组成。图 5 中，关键字“[Component]”、“[Manufacturer]”和“[Package]”描述了一个具体的封装，即 64 引脚 PBGA (ZXC)。具体引脚的封装电感和电容可在“[Pin]”关键字下面找到。例如，在引脚 5E 处，信号 GPIO4，可找到 L_pin 和 C_pin 值。该信号和封装的 L_pin (引脚电感) 和 C_pin (引脚电容) 值为 1.4891 nH 和 0.28001 pF。第二个重要的电容值为硅电容，即 C_comp。C_comp 值可在 ads129x.ibs 文件的模型 DIO_33 列表中的“[Model]”关键字下面找到 (参见图 6)。该模型中的 C_comp 为 DIO 缓冲器的电容，其电源引脚电压为 3.3V。“!”符号表示注释；因此，该列表的有效 C_comp 值为 3.0727220e-12 F (典型值)、2.3187130e-12 F (最小值) 和 3.8529520e-12 F (最大值)，PCB 设计人员可从中选取。在 PCB 传输线设计阶段，3.072722 pF 典型值为正确的选择。


图 6 ads129x.ibs 文件 C_comp 值模型 DIO_33 列表

```

[Model]      DIO_33
Model_type   I/O
|Signals     SCLK, DAISY_IN
|
|Vinl = 0.66
|Vinh = 2.64
|Vmeas = 1.65
|Vref = 1.65
|Cref = 15pF
|Rref = 50
|
|           typ           min           max
|           (nom PVT)     (fast PVT)  (slow PVT)
|
|C_comp     3.0727220e-12  2.3187130e-12  3.8529520e-12
|C_comp (ON state)  5.2856500e-12  4.3183460e-12  6.0694320e-12
|C_comp (OFF state) 6.2160260e-12  5.1916700e-12  7.4675830e-12
|
| Where nom PVT is Nominal Process, 3.3V, 27C
|       Fast PVT is Strong Process, 3.6V, -40C
|       Slow PVT is Weak Process, 3V, 85C

```

图 7 端接-校正策略



输入和输出阻抗对信号传输至关重要。下列方程式定义了 IBIS 模型引脚的特性阻抗：

$$Z_T = Z_R = \sqrt{\frac{L_{\text{pin}}}{C_{\text{pin}} + C_{\text{comp}}}} \quad (6)$$

输出升降时间


在整个行业中，升降时间规范的惯例是使用输出信号在 10% 和 90% 轨至轨信号之间摆动所需的时间，其一般为 0 到 DV_{DD} 。“IBIS 开放式论坛”的升时间定义相同，其获得采用是由于 CMOS 开关波形尾部较长。

IBIS 模型内的输出、I/O 和三态模型，有一些位于“[Ramp]”关键字下面的规范，该关键字针对 R_{load} (test load)、 dV/dt_r (rise time) 和 dV/dt_f (fall time)。升降时间数据范围为电压-输出信号的 20% 到 80%。如果典型 dV/dt_r 值的分母乘以 0.8/0.6，则升时间值将在 20%-80% 摆动到 10%-90% 摆动之间变化。请注意，该数据代表一个电阻性负载 (R_{load}) 的缓冲器。ads129x.ibs 文件中，DIO_33 数据假设为一个 50- Ω 负载，因此该数据未达到 DV_{DD} 。该计算产生的数值，为各种传输线计算提供了正确的 t_{rise} 值，例如 f_{knee} 、 f_{3dB} 和升沿长度。

利用 IBIS 设计传输线

本文以讨论一个错配端接阻抗的 PCB 作为开始。之后，我们通过 IBIS 模型，了解和查找这种传输问题的一些关键组成元素。就此而言，这种问题应该有解决的方案。图 7 显示了端接校正策略，而图 8 则显示了校正之后的波形。

图 8 端接校正的稳定信号



若想设计 PCB 传输线，第一个步骤便是从产品说明书收集资料。第二个步骤是检查 IBIS 模型，找到无法从说明书中获取的一些参数—输入/输出阻抗、升时间和输入/输出电容。在进入到硬件阶段，需利用 IBIS 模型找到一些关键的产品规范，并对最终设计进行仿真。

参考文献

如欲了解本文更多相关信息，敬请访问 www.ti.com/lit/litnumber 并用具体的 TI Lit. # 替换“litnumber”，以便下载 Acrobat® Reader® 文件，获取下面列出的资料。

文献标题

TI Lit. #

- 1、《模拟应用期刊》(2010 年 4 季度)的“IBIS 模型：信号完整性分析入门之第 1 部分”，作者 Bonnie Baker。 Slyt390
- 2、《模拟应用期刊》(2010 年 1 季度)的“IBIS 模型之第 2 部分：IBIS 模型整体品质的确定”，作者 Bonnie C. Baker Slyt400
- 3、《应用报告》的“底板的基础设计考虑”，作者：Shankar Balasubramaniam、Ramzi Ammar、Ernest Cox、Steve Blozis 和 Jose M. Soltero Szza016
- 4、1993 年《NJ: Prentice Hall》，《Englewood Cliffs》。
《高速数字设计：魔术手册》，作者：Howard W. Johnson 和 Martin Graham
- 5、ads129x.ibs IBIS模型[在线]，地址：<http://www.ti.com/litv/zip/sbam021b> -----
- 6、《应用报告》的“使用 IBIS 模型进行时序分析” spra839
- 7、2006 年 LLC 《. New York: Springer Science+Business Media》。
《信号、电源和电磁完整性模拟的半导体建模》，作者：Roy Leventhal 和 Lynne Green

相关网站

dataconverter.ti.com

www.ti.com/sc/device/ADS1296

www.ti.com/sc/device/ADS8326

微处理器控制、宽输入电压、SMBus 智能电池充电器的实施

作者：Keith Keller, *TI 模拟现场应用/电源管理部*

随着锂离子化学电池在各种电子产品设计中的使用越来越普遍，为这些电池充电的创新解决方案变得越来越必不可少。为了获得最大程度的系统灵活度，我们可以使用微处理器来控制电池充电的各个方面，包括旨在提高充电速率和电池寿命的独特充电算法。这种方法还能够允许更高电压的电池组实施。

本文将介绍如何利用一颗微处理器来控制一个宽输入电压 DC/DC 控制器的功率级板。这种解决方案可支持高达 55V 的输入电压；5V 到 51V 范围的电池充电电压；以及在大多数情况下高达 10A 的输出电流。本文中所讨论的硬件和软件均由 TI 应用工作人员开发，并经过他们的测试，目的是让客户能够快速地进行解决方案原型机制造。

为了易于开发，我们将电池充电器分解为两个单独的板：微处理器控制器板和 DC/DC-转换器功率级板（请参见图 1）。正负电池端均连接至功率级板，而系统管理总线 (SMBus) 通信线则连接至微处理器板。智能电池将我们想要的充电电压和电流信息发送给微处理器，之后将两个脉宽调制 (PWM) 信号发送给

DC/DC-转换器功率级板，以设置实际输出电压和电流。

为了能够使用标准宽输入电压 DC/DC 转换器，功率级板设计有一个特殊的反馈电路（请参见图 2），以正确地控制电池充电。微处理器遵循的充电序列是，在电池电压接近其规定最大电压以前一直对充电电流进行限制。当达到最大电压时，充电电压便保持恒定，从而让充电电流逐渐减少，直到认为电池获得完全充电为止。这时，PWM 输出信号便关闭。

初始电流限制充电速率有两个电流电平。当电池过度放电时，在电池电压达到某个足够安全的级别来接受标准充电速率以前，将一直使用很低的充电速率来进行充电。

在如图 2 所示反馈电路中，U3:B 将 PWM-电流基准电压 (I_PWM1) 同提供给电池的测量电流 (ISNS1) 进行对比。如果 PWM 基准电压高于测量电流，则放大器输出为高。如果基准电压较低，则放大器输出为低。

一个电阻分压器 (R30 和 R34) 用于测量 U3:A 的 VBATT1 输入端的输出电压。我们将该电压同 PWM-输出基准电压 (V_PWM1) 进行对比。如果该基准电压更高，则放大器输出为高。如果基准电压更低，则放大器输出为低。最大输出电压可由如下方程式表示：

$$V_{OUT(max)} = \frac{VBATT1}{R34 \times (R34 + R30)}$$

图 1 宽输入电压智能电池充电器的高级系统结构图




图 2 正确对电池充电的恒流/电压-反馈电路




图 3 过压及反极保护电路





图 4 软件流程图简述



D1 二极管将两个放大器输出与一个逻辑 OR 组合。最低电压供给反相放大器 (U3:D)，其让误差信号极性在使用 DC/DC 控制器 (这里为 TI 的 TPS40170) 时为正确的。基本工作原理是：控制器尝试发送一个设定电流；同时，如果负载可以接受该电流，则控制器便调节为该电流级别。如果负载不接受全部电流，则电压开始上升，并最终达到 $V_{OUT(max)}$ 。当出现这种情况时，电压环路接管，并对输出电压进行调节。

若想提高解决方案的安全性，功率级板上还要有过电压状态 (高达 100V) 和反向电压连接 (其正负极被交换) 的保护电路。图 3 显示了这种电路。

输入电压反接时，反向电压保护由 MOSFETs Q7 和 Q9 以及 D2 来提供。这样便不允许对系统施加负电压。输入过电压保护由 MOSFET Q8 和 Q10 提供。齐纳二极管 D4，设置电路开始钳位的电压。一旦超出齐纳电压，FET 的栅-源电压便开始下降。这使 FET 工作在线性区域，并让微处理器继续得到供电。与此同时，DC/DC 转换器关闭，而信号 SD1 和 SD2 被拉至接地。

软件实施与硬件实施同等重要。简要软件流程图已显示在图 4 中。微处理器通

过 SMBus 询问电池，请求其想要的充电电压和电流。在确认这些值以后，它便设置两个 PWM 输出，以对到达电池的输出电压和电流进行调节。如果在任何时候，电池发布了一条充电警告，则 PWM 输出关闭。另外，一旦电池的充电状态达到 100% 或者设置的完全充电位，则 PWM 输出关闭。

电池充电期间，安全是最重要的问题。所有解决方案都应该有数个保护层。第一个保护层是具有内部保护 MOSFET 的智能电池本身。在充电期间，微处理器应定期（每隔 2 秒钟较好）与电池通信，对“电池状态”寄存器中的所有安全标志进行监控。要求响应的一些标志位包括过充电警告 (OCA)、终止充电警告 (TCA)、超高温警告 (OTA)，以及完全充电 (FC) 状态。微处理器的板上模数转换器，可用作过电压或者过电流事件的二次检查。

结论

通过将一颗微处理器与一个宽输入电压 DC/DC 控制器配合使用，我们可以设计出一种完全可编程、宽输入电压电池充电器。本文为你介绍了一种解决方案，其使用 TI 的低功耗 MSP430F5510 微处理器，配合 TPS40170 DC/DC 控制器，构建起一种能够支持高达 55V 输入电压的结构。文章描述了一种 TI 应用工作人员为实施正确电池充电而开发的特殊反馈网络。另外，我们还讨论了一种用于过电压保护和反向电压保护的新颖解决方案。通过 SMBus 通信协议与智能电池进行通信所需的软件，可通过“参考文献 1”（一份应用报告）中的链接下载到。SMBus 智能电池充电器的相关详情，也可在“参考文献 1”中找到。

参考文献

如欲了解更多本文相关信息，敬请访问 www.ti.com/lit/litnumber 并用具体的 TI Lit. # 替换“litnumber”，以便下载 Acrobat® Reader® 文件，获取下面所列资料。

文献,标题

TI Lit. #

1、《应用报告》的“使用 MSP430™ MCU 和 bq 电量计之间 SMBus 通信接口的宽输入电压电池充电器”，作者：Abhishek A. Joshi 和 Keith J. Keller

slaa476

相关网站

power.ti.com

www.ti.com/sc/device/MSP430F5

www.ti.com/sc/device/TPS40170

耦合电感 SEPIC 转换器的优势

作者: John Betten, TI 应用工程师

单端初级电感转换器 (SEPIC) 能够通过一个大于或者小于调节输出电压的输入电压工作。除能够起到一个降压及升压转换器的作用以外, SEPIC 还具有最少的有源组件、一个简易控制器和钳位开关波形, 从而提供低噪声运行。看是否使用两个磁绕组, 是我们识别 SEPIC 的一般方法。这些绕组可绕于共用铁芯上, 其与耦合双绕组电感的情况一样, 或者它们也可以是两个非耦合电感的单独绕组。设计人员通常不确定哪一种方法最佳, 以及两种方法之间是否存在实际差异。本文对每种方法进行研究, 并讨论每种方法对实际 SEPIC 设计产生的影响。

电路运行

图 1 显示了耦合电感的基本 SEPIC。当 FET (Q1) 开启时, 输入电压施加于初级绕组。由于绕组比为 1:1, 因此次级绕组也被施加了一个与输入电压相等的电压; 但是, 由于绕组的极性, 整流器 (D1) 的阳极被拉负, 并被反向偏置。整流器偏颇关闭, 要求输出电容在这种“导通”时间期间支持负载, 从而强迫 AC 电容 (C_{AC}) 充电至输入电压。Q1 开启时, 两个绕组的电流为 Q1 到接地, 而次级电流流经 AC 电容。“导通”时间期间总 FET 电流为输入电流和输出次级电流的和。

FET 关闭时, 绕组的电压反向极性, 以维持电流。整流器导电向输出端提供电流时, 次级绕组电压现在被钳位至输出电压。通过变压器作用, 它对初级绕组的输出电压进行钳位。FET 的漏极电压被钳位至输入电压加输出电压。FET“关闭”时间期间, 两个绕组的电流流经 D1 至输出端, 而初级电流则流经 AC 电容。

伏-微秒平衡

耦合电感由两个非耦合电感代替时, 电路运行情况类似。要让电路正确运行, 必须在每个磁芯之间维持伏-微秒平衡。也就是说, 对于两个非耦合电感而言, 在 FET“导通”和“关闭”时间期间, 每个电感电压和时间的积必须大小相等, 而极性相反。通过代数方法表明, 非耦合电感的 AC 电容电压也被充电至输入电压。详情, 请参见“附录”。在 FET“关闭”时间期间, 输出端电感被钳位至输出电压, 其与耦合电感的次级绕组一样。在 FET“导通”时间期间, AC 电容在电感施加一个与输入电压相等但极性相反的电势。每间隔时间, 对电感定义电压进行钳位, 这样伏-微秒平衡便决定了占空比 (D) 的大小。其在连续导通模式 (CCM) 运行时, 可简单表示为:

$$D = \frac{V_{OUT}}{V_{OUT} + V_{IN}}$$

FET 导通时, 施加于输入端电感的电压等于输入电压。FET 关闭时, 伏-微秒平衡通过钳位其 V_{OUT} 来维持。记住, FET 导通时, 输入电压施加于两个电感; FET 关闭时, 输出电压施加于两个电感。两个非耦合电感 SEPIC 的电压和电流波形, 与耦合电感版本的情况非常类似, 以至于很难分辨它们。

两个还是一个?

如果 SEPIC 类型之间确实存在少许的电路运行差异的话，那么我们应该使用哪一种呢？我们通常选择使用耦合电感，是因其更少的组件数目、更佳集成度以及相对于使用两个单电感而言更低的电感要求。然而，高功率现货耦合电感有限的选择范围，成为摆在广大电源设计人员面前的一个难题。如果他们选择设计其自己的电感，则必须规定所有相关电参数，并且必须面对更长的交货时间问题。耦合电感 SEPIC 可受益于漏电感，其可降低 AC 电流损耗。¹耦合电感必须具有 1:1 的匝数比，以实施伏-微秒平衡。选择使用两个单独的非耦合电感，一般可以更广泛地选择许多现货组件。由于并不要求每个电感的电流和电感完全相等，因此可以选择使用不同的组件尺寸，从而带来更大的灵活性。

方程式 1 到 3 表明了耦合电感和非耦合电感的电感计算过程。

$$L_{\text{Coupled}} = \frac{V_{\text{IN(max)}}^2 \times d_{\text{min}}^2}{2 \times f_s \times P_{\text{OUT(min)}} \times \left(1 + d_{\text{min}} \times \frac{1 - \eta}{\eta} \right)} \quad (1)$$

$$L_1 = \frac{d_{\text{min}} \times V_{\text{IN(max)}}^2 \times \eta}{2 \times f_s \times P_{\text{OUT(min)}}} \quad (2)$$

$$L_2 = \frac{(1 - d_{\text{min}}) \times V_{\text{OUT}}^2}{2 \times f_s \times P_{\text{OUT(min)}}} \quad (3)$$

方程式计算得到最大输入电压和最小负载时 CCM 运行所需的最小电感。50% 占空比运行 (V_{IN} 等于 V_{OUT} 时出现) 和统一效率条件下，比较这些方程式可知，方程式 1 中耦合电感的计算值是非耦合电感计算值的两倍。由于转换器肯定会有损耗，而大多数输入电压源均有很大不同，因此这种简化了的电感泛化一般为错误的；但它通常足以应付除极端情况以外的所有情况。它一般意味着，转换器会比预期稍快一点进入非连续导通模式 (DCM) 运行，其在大多数情况下仍然可以接受。如前所述，使用非耦合电感时，正如我们通常假设的那样，无需输出端电感的值与输入端电感一样；但是为了简单起见肯定会这样做。利用 $V_{\text{OUT}}/V_{\text{IN}}$ 调节输入端电感，便可确定输出端电感值。使用更小值输出端电感的好处是，它一般尺寸更小而且成本更低。

实例设计

“表 1”所示规范为设计比较的基础。第一个设计使用一个耦合电感，而第二个则使用两个非耦合电感。

使用一个耦合电感的设计是典型的 64W 输出功率车载输入电压范围。方程式 1 表明，耦合电感要求 12 μH 的电感，以及 13 A 的组合电流额定值（基于 $I_{\text{IN}} + I_{\text{OUT}}$ ）。这种设计特别具有挑战性，因为现货电感选择范围有限。因此，我们指定并设计了 Renco 自定义电感。该电感缠绕在一个分离式线轴上以产生漏电感，旨在最小化能够引起损耗的循环 AC 电流。产生这些损耗的因为，施加在漏电感的 AC 电容纹波电压。若想实施低功耗设计，Coilcraft (MSS1278 系列) 和 Coiltronics (DRQ74/127 系列) 的耦合电感均是较好的现货产品。

就非耦合电感设计而言，33- μH Coilcraft SER2918 用于 L1，而 22- μH Coiltronics HC9 则用于 L2。它们的选择均基于绕组电阻、额定电流和尺寸。选择电感时，设计人员必须注意还要考虑铁芯和 AC 绕组损耗。这些损耗可降低电感的有效 DC 电流，但并非所有厂商都提供计算所需的全部信息。错误的计算结果，会大大增加铁芯温度，使其超出典型的 40°C 温升。它还会降低效率，并且加速过早失效现象的出现。

表 1 原型 SEPIC 电气规范

参数	规范
输入电压	8 到 32V
输出电压	16V
最大输出电流	4A
纹波	1%
最小效率（最大负载）	91%

图 2 使用耦合电感的 SEPIC (4A 时 16V)





图 2 显示了使用一个耦合电感的原型 SEPIC 的示意图。若想在设计中实施非耦合电感，只需在相同 PWB 上用两个电感替换耦合电感便可。图 3 显示了两种原型电路。图 3b 中，L1 占用了耦合电感的空间，而 L2 则位于右上角。

正如预计的那样，两个电路以一种近乎完全一样的方式工作，且开关电压和电流波形实质相同。但在性能方面存在一些重要的差异。耦合电感设计的控制环路相当良性，而非耦合电感设计则在最初时候出现不稳定。环路增益测量表明，高 Q、低频谐振是罪魁祸首，其要求添加一个 R/C 阻尼滤波器与 AC 电容并联。极大简化时，谐振频率似乎约为：

$$\frac{1}{2\pi\sqrt{C_{AC} \times (L1+L2)}}$$

图 3 SEPIC 原型



SEPIC 电路具有非常复杂的控制环路特性，同时由于分析结果的解释一般较为困难，因此必需使用一些数学工具来进行具体分析。添加这种 R/C 阻尼滤波器（220 μ F/2 Ω ）会增加成本、电路面积和损耗。相比一个单耦合电感，使用两个非耦合电感会使面积增加 10%。

图 4 显示了两种电路的测量效率。我们可以看到，耦合电感设计的效率增加多达 0.5%。这可能是由于耦合电感设计的总铁芯损耗更低，因为其 DC 接线损耗实际高于使用非耦合电感的设计。L2 使用一种粉状铁芯材料，其往往具有比 L1 和自定义 Renco 耦合电感所用铁氧体材料更高的损耗。² 尽管使用了 L2 的铁氧体材料，但其会导致更大的面积。

结论

利用一个耦合电感或者两个非耦合电感，均能成功实施 SEPIC。更高的效率、更小的电路面积以及更良性的控制环路特性，这些都是使用正确缠绕的自定义耦合电感时原型硬件所带来的好处。自定义组件没有现货器件那么理想，而许多耦合电感随处可以购买到，且尺寸更小。如果产品上市时间至关重要，则非耦合电感可为设计人员带来更大的灵活性。

参考文献

1、“SEPIC 转换器受益于漏电感”，刊发时间 2010 年 5 月 27 日，作者: John Betten。
下载地址：PowerPulse.Net Design Features [Online]. Available: <http://www.powerpulse.net/techPaper.php?paperID=153>


2、《电源设计小贴士：小心电感铁芯损耗起火》，刊发时间 2009 年 7 月 13 日，
作者: Robert Kollman。下载地址：EE Times Power Management DesignLine [Online]. Available: <http://www.eetimes.com/design/power-management-design/4012507/Power-Tip-Don-t-get-burned-by-inductor-core-losses>

相关网站：

power.ti.com

www.ti.com/sc/device/TPS40210

图 4 耦合和非耦合电感均获得了较好的效率



附录：非耦合电感 $V_{IN} = V_{Cap}$ 的代数证明过程

下列两个方程式用于平衡 L1 和 L2 的伏-微秒：

$$D \times V_{IN} = (1-D)(V_{Cap} + V_{OUT} - V_{IN}) \text{ (for L1)}$$

$$(1-D) \times V_{OUT} = D \times V_{Cap} \text{ (for L2)}$$

$$\text{or } V_{OUT} = \frac{V_{Cap} \times D}{1-D}$$

下列数列将代入法和简化方法用于上述两个方程式，得到结果：

$$D \times V_{IN} = (1-D) \times \left[V_{Cap} + \frac{V_{Cap} \times D}{1-D} - V_{IN} \right]$$

$$D \times V_{IN} = (1-D) \times V_{Cap} + V_{Cap} \times D - (1-D) \times V_{IN}$$

$$D \times V_{IN} = (1-D) \times V_{Cap} + V_{Cap} \times D - V_{IN} + D \times V_{IN}$$

$$V_{IN} = (1-D) \times V_{Cap} + V_{Cap} \times D$$

$$V_{IN} = V_{Cap} - D \times V_{Cap} + V_{Cap} \times D$$

$$V_{IN} = V_{Cap}$$

I_Q: 何谓 I_Q 以及如何使用

作者: Chris Glaser, 德州仪器 (TI) 应用工程师

引言

器件的静态电流即 I_Q 是进行一个低功耗、高效能设计时很重要但却常常被误用的参数。许多电池供电型应用中, 轻负载或者无负载待机状态下, 电池提供的电流决定了系统的总运行时间。在集成开关转换器中, I_Q 仅为该电池电流的一部分。本文将介绍 I_Q 的定义, 说明其测量方法, 介绍何谓 I_Q 以及不应使用它的情况, 并说明避免常见测量误差的同时如何使用 I_Q 的一些设计考虑。本文适用于所有德州仪器 (TI) TPS61xxx、TPS62xxx 或者 TPS650xx 器件。

何谓 I_Q

除非说明书中专门说明, 否则所有 I_Q 的定义都为: 无负载、非开关但却有效的状态下由 IC 吸取的电流。“无负载”是指无电流让 IC 输出。一般而言, 它是通过降压转换器上 SW 引脚, 或者通过升压转换器上 V_{OUT} 引脚输出的电流。所有 I_Q 都只通过 IC 内部流向接地。“非开关”是指 IC 中无电源开关为开启状态 (关闭)。它包括主开关或者控制开关, 如果两者都集成到 IC 中, 则还包括同步整流器。换句话讲, IC 处于一种高阻抗状态下, 其具有一个与输出端彻底断开的功率级 (一些无法关闭器件上的集成 MOSFET 体二极管除外)。“有效”是指 IC 通过其 EN 引脚开启, 而未处在 UVLO 或者其它关闭状态下。I_Q 测量工作电流, 而非关机电流, 因此器件必须为开启状态。最后, I_Q 仅在省电模式下才有意义, 因此如果这种模式为特殊器件的某个选项, 则其必须有效。如果器件运行在脉宽调制 (PWM) 模式, 则功率级输入电流和开关损耗, 明显减少电流量, 即运行该器件所需的 I_Q。

I_Q 根本上而言来自于两种输入: V_{IN} 和 V_{OUT}。说明书规定了 I_Q 是否来自于任意一个或者两个引脚。图 1 显示了 TI TPS61220/21/22 说明书规定的 I_Q 规范, ¹TI TPS61220/21/22 均为升压转换器, 从 V_{IN} 和 V_{OUT} 拉取其 I_Q。一般而言, 降压转换器仅从其输入拉取 I_Q, 而升压转换器或者降压转换器则同时从输入和输出端拉取 I_Q。

I_Q 对操作器件基本功能所需的电流进行测量, 其包括为诸如内部精密基准电压、振荡器、热关机或者 UVLO 电路、器件状态机或者其它逻辑门等供电。I_Q 并不包括功率级或者栅极驱动器的任何输入电流, 因为它是在一种非开关状态测量得到的, 这种状态下电流为零。这种状态下测量 I_Q 的原因是其只依赖于 IC, 而功率级输入电流和栅极驱动电流依赖于所选择的外部组件, 其在大多数情况下规定了 IC 在其省电模式下开关的频率。因此, I_Q 为一种 IC 测量, 而包括其它两种电流的测量为一种系统测量。TI 无法控制, 也不能保证这种系统测量, 但可以控制和规定 IC 测量。实际上, TI 保证 I_Q 规范, 同时对于那些说明书规定了 I_Q 最大值的器件而言, TI 进行逐个测试, 并对所生产的每个器件进行测试。测试过程包括: 激活器件, 将其设置到说明书规定的测试条件, 然后人为地升高 (从外部施加电压) 输出电压、FB 引脚电压和所有其它引脚电压, 升高至足以让 IC 不开关。无负载, 并激活省电模式 (如果有效的话) 以后, IC 的输入电流变为

I_Q 。

被误解的 I_Q

I_Q 不是无负载输入电流。如前所述， I_Q 只是操作 IC 基本功能所需的“开销”电流。它不包括功率级的输入电流（实际转至输出端的电流），或者操作栅极驱动器所需的电流。即使在无负载状态下，器件仍然进行开关操作，以保持输出稳定。一些损耗始终存在于输出端，例如：用于设置输出电压的分压器所产生的损耗；进入负载或者通过输出电容的漏电流；上拉电阻器等。由于这些损耗会在输出电容引起电压衰减，因此 IC 必须频繁地开关，以弥补功率损失。这样，无负载输入电流测量，便违反了 IC 必须在非开关状态下，以及无电流让 IC 再充电 V_{OUT} 的规定。例如，图 2 显示了 TPS61220 升压转换器的无负载工作情况，其输入电压为 1.2 V，输出电压为 3.3 V。IC 约 1.75 ms 开关一次，以调节输出电压。该间隔时间取决于 V_{IN} 、 V_{OUT} 和外部组件，并影响所拉取平均电流的大小。阶段#1 期间，IC 正在开关—高端 MOSFET 或者同步整流 MOSFET 为开。输入电流由进入功率级的电流主导，其平均约为 7 mA（电感峰值电流的一半）。

图 1 TPS61220/21/22 说明书的 I_Q 规范

DC/DC STAGE							
PARAMETER			TEST CONDITIONS	MIN	TYP	MAX	UNIT
I_Q	Quiescent current	V_{IN}	$I_O = 0 \text{ mA}, V_{EN} = V_{IN} = 1.2 \text{ V}, V_{OUT} = 3.3 \text{ V}$		0.5	0.9	μA
		V_{OUT}			5	7.5	μA

图 3 显示了阶段#1 的大图。一旦输出电压降至阈值以下，TPS61220 便通过开启控制 MOSFET 开始一个开关脉冲。SW 引脚变低，引起电感电流斜线上升。之后，它关闭控制 MOSFET，然后开启整流 MOSFET，从而让电流流至输出端。该能量进入输出电容时，输出电压上升。电感电流达到零时，所有能量传输至输出端；这样，整流 MOSFET 关闭，且 IC 转入睡眠模式（阶段#2）。这时，两个 MOSFET 都为关闭（开），因此 SW 引脚处在高阻抗状态下。电感和该引脚的寄生电容振铃，直到它达到其 DC 值，即等于输入电压。

阶段 #2 期间，IC 为高阻抗，同时输出电压因输出端漏电下降。由于 IC 没有正在实施开关操作，这一时间段期间 IC 消耗的电流为 I_Q 。通过计算平均输入电流，阶段#1 和#2 定义一个开关时间段。由于开关期间（阶段#1）的高输入电流，这一时间的平均输入电流必须高于 IC 的 I_Q 。但是，由于阶段 #1 的持续时间非常短，平均输入电流一般稍大于 I_Q 引起的输入电流。

图 2 TPS61220 的无负载运行情况




图 3 无负载运行期间 TPS61220 的开关脉冲





图 4 TPS61220/21/22 说明书无负载输入电流图



为了解决 I_Q 和无负载输入电流之间存在的这种差异，一些 IC 的说明书在电气特性表中都有无负载输入电流的典型规范。其它 IC 说明书有一些显示特定电路无负载输入电流的图。图 4 显示了选自 TPS61220/21/22 说明书的一个图。¹ 另外，图 5 显示了电气特性表中的 I_Q 规范。该表选自 TI TPS62120/22 的说明书，² TI TPS62120/22 为高效率降压转换器。13 μA 典型规范，只对规定的具体测试条件有效。使用 TPS61220 和 TPS62120 时，需注意：无负载输入电流高于 IC 的 I_Q 。图 4 显示了 TPS61221 升压转换器的无负载输入电流为 20 μA ，并且 V_{IN} 为 1.2V， V_{OUT} 为 3.3V。这一结果高于相同测试条件下， V_{OUT} 的 5 μA 图 1 所示 I_Q ，以及 V_{IN} 的 0.5 μA 图 1 所示 I_Q 。本文第 3 项“设计考虑”，将解释出现这种差异的原因。

如何使用 I_Q


了解 I_Q ，可帮助设计人员比较不同 IC 的低功耗性能。但是，IC 的 I_Q 仅为系统输入电流的组成部分，其受三方面影响：每种 IC 的内部设计（其 I_Q ），每种 IC 周围的外部组件，以及总系统配置。由于输入电流是这三项的组合，因此 I_Q 损耗可能是也可能不是某个特定系统的主要损耗，同时可能是也可能不是电池工作时间的决定因素。

如果终端应用真正地在无输出负载条件下操作 IC，则 I_Q 更低的 IC 一般具有更低的无负载输入电流，从而带来更长的电池工作时间。这种情况的假设条件是两种 IC 都具有省电模式，且其处于有效状态。但是，不同的 IC，省电模式的工作情况也不同，从而产生明显不同的无负载输入电流。

图 5 TPS62120/22 说明书的无负载输入电流规范

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
SUPPLY					
I _Q Quiescent current	I _{OUT} = 0mA, Device not switching, EN = V _{IN} , regulator sleeps		11	18	μA
	I _{OUT} = 0mA, Device switching, V _{IN} = 8 V, V _{OUT} = 1.8V		13		μA

图 6 TPS62120 的效率曲线图



如果应用不是运行在无负载状态下，而是工作在“待机”或者“睡眠”模式下（这两种模式下处理器或者另一种负载仍然拉取一些电流），则 I_Q 的有效性迅速降低。要证明这一点，可考虑使用 TPS62120 为 TI MSP430™和其它电路供电，2V 下时其总消耗电流为 100 μA。8-V 输入时，TPS62120 的工作效率为 60%（参见图 6²），产生的输入电流为：

$$\frac{2 \text{ V} \times 100 \text{ } \mu\text{A}}{0.6 \times 8 \text{ V}} = 42 \text{ } \mu\text{A}.$$

该输入电流包括 I_Q (11 μA)，其为总输入电流中非常大的一部分（约占 26%）。但是，如果待机负载增加至 1mA，则 8V 时的输入电流为：

$$\frac{2 \text{ V} \times 1 \text{ mA}}{0.8 \times 8 \text{ V}} = 313 \text{ } \mu\text{A}.$$

现在，11 μA 的 I_Q 便微不足道（约占 3.5%）。若想准确地估算系统待机模式的输

入电流，我们必须要知道拉取的负载电流。只使用 I_Q 代替这种轻负载输入电流，并不能准确地估算拉取的电池电流。

说明书的效率曲线图表明了总电路效率，并包括 I_Q 损耗。因此， I_Q 损耗不应加到曲线图中的损耗。

设计考虑

测量 I_Q 值或者从说明书获取 I_Q 值时，会犯很多的错误。下列五个考虑因素，可以帮助设计人员避免犯这些错误。

1、IC 的 I_Q 无法修改。无法从 IC 外部影响 I_Q 。 I_Q 随输入电压和温度而变化，但 IC 内部电路的行为决定这种变化。如果 IC 工作在强制 PWM 模式下，或者给输出端施加一个负载，则 I_Q 不再适用于该电路，而输入电流变为适用。在应用中，有许多方面可以影响输入电流，但却无法影响 I_Q 。

2、需要考虑指定工作条件。 I_Q 仅指定用于 IC 的建议工作条件和某些测试状态，特别是输入电压和输出电压。对任何 IC 而言，输入电压高于建议最大值（但低于绝对最大值）或者输入电压低于建议最小值（但高于 UVLO 水平）。就降压转换器而言，仅当输入电压大于输出电压且器件未处在压降状态（100%模式）时， I_Q 才有效。就升压转换器而言，输入电压必须低于输出电压，这样 IC 才能不处在掉电模式下。

3、输入电流通常连接至输出。大部分的同步升压 I_Q 通常都来自于输出电压。由于这种功率最终必定都来自于输入，因此无负载状态的输入电流大大高于 I_Q ，这是因为升压转换器的输入电流必须大于其输出电流。可考虑使用 TPS61220，其能够将 1.2V 电压升压至 3.3V。 V_{OUT} 的 I_Q 为 $5\ \mu\text{A}$ ，以及 V_{IN} 的 I_Q 为 $0.5\ \mu\text{A}$ 时，且假设转换效率为 100%，则 I_Q 的输入电流为：

$$\frac{3.3\ \text{V} \times 5\ \mu\text{A}}{1.2\ \text{V}} + 0.5\ \mu\text{A} = 14.25\ \mu\text{A}.$$

由于非 I_Q 损耗的存在，例如：开关损耗和栅极驱动损耗等等，无负载条件下电路实际拉取约 $20\ \mu\text{A}$ 的输入电流（如图 4 所示）。重要的是，这 $20\ \mu\text{A}$ 的输入电流远大于 IC 的 I_Q ($5.5\ \mu\text{A}$)，因为 TPS61220 这种升压转换器从输出电压拉取了大多数其 I_Q 。

4、查找所有可能的输入电流路径。在某个评估模块 (EVM) 或者其它板上对 I_Q 进行测量时，设计人员应该确保板输入电流完全进入到 IC，而不是板上其它地方。由于较小的 I_Q 值，电容或者其他器件的漏电（即使器件处于关闭状态），也可能会非常的大，同时可能会影响电路板的输入电流。另外，在一些 EVM 和大多数终端设备板上，输入电压或者输出电压被路由至上拉电阻器、指示 LED，或者其它在某些状态下会灌入电流的器件。很明显，拉取的这种电流并非为 IC I_Q 的组成部分。最后，IC 的 I_Q 作为一种系统参数，其并不那么重要，因为总输入电流才是我们真正需要的；另外，其在规定测试状态下可轻松测得。

5、测量方法差异巨大。若想准确地测量省电模式下的低功耗输入电流或者效率，

遵循“参考文献 3”详情介绍的测试步骤至关重要。

结论

I_Q 是现代低功耗 DC/DC 转换器的一种重要 IC 设计参数,其部分定义轻负载状态下拉取自电池的电流。 I_Q 不是 IC 的无负载输入电流,因为 IC 仅在无负载、激活和非开关状态下消耗 I_Q 电流。由于输出端的漏电, IC 必须进行开关,以保持输出电压稳定。设计人员应该测量并使用系统的无负载输入电流,而不是将 IC 的 I_Q 作为拉取电池电流的估算结果。估算拉取电池电流的一种更好方法是,定义系统处于低功耗模式下时的系统负载,然后测量该操作点拉取的实际电池电流。通过这样做而非只使用 I_Q , 我们可以准确地预计电池工作时间。

参考文献

更多本文相关信息,请访问 www.ti.com/lit/litnumber 并用具体的 TI Lit. # 替换“litnumber”,以便下载 Acrobat® Reader® 文件,获取下面列出的资料。

文件标题

文献标题

TI Lit. #

- 1、TPS61220/21/22 说明书的《6 引脚 SC-70 封装的低输入电压增高转换器》
slvs776
- 2、TPS62120/22 说明书的《15V、75mA 高效降压转换器》
slvsad5
- 3、《应用报告》的《进行准确的 PFM 模式效率测量》,作者: Jatan Naik
slva236

相关网站

power.ti.com

www.ti.com/sc/device/TPS61220

www.ti.com/sc/device/TPS62120

平板电脑背光照明技术

作者: Jeff Falin, 德州仪器 (TI) 高级应用工程师和 Xianghao Meng, TI 系统工程师

引言

平板电脑市场预计将从今年的 5 千万多台, 增长到 2016 年的 2 亿多台。尽管如此, 现在仍然没有标准的平板电脑架构。例如, 一些平板电脑通过单节锂离子电池来供电, 而另一些则使用两节锂离子电池。无论使用多少节电池, 所有平板电脑制造厂商都想最大化电池使用时间。显示器的背光是平板电脑中最为耗电的系统之一。显示器的尺寸从 7 英寸到 10 英寸, 不一而足。最近发布的平板电脑中, 背光 LED 的数目范围为 20 到 36 支。本文将指导读者如何选择最佳的 WLED 驱动器和 LED 串配置, 以在不牺牲效率和电池使用时间的情况下满足平板电脑应用要求。

平板电脑背光要求

与笔记本电脑或者上网本一样, 平板电脑背光驱动器应用同样基于 DC/DC 转换器和接地电阻通路, 以用于 LED。这种应用一般具有如下一些要求:

- 1、RF 范围内低 EMI
- 2、亮度高度期间无可视闪烁
- 3、陶瓷输出电容压电嗡嗡声引起的可听噪声最小
- 4、显示器亮度一致
- 5、高调光比
- 6、最高效率, 实施最大电池使用时间

满足第一个要求即 RF 范围内低 EMI 相对较为容易。数年来, 电源设计人员一直在为实施这个目标而努力, 他们尝试了许多方法, 例如: 将开关频率和并发谐波设置在 RF 范围以外, 使用屏蔽电感, 在合适的情况下给 PCB 设计最小的长度但却使用较宽的导线, 诸如此类。一些驱动器 IC 已经将 MOSFET 栅极驱动电路同分层上升时间集成, 以减少 RF 范围内的噪声。

亮度调节类型极大地影响后面四个要求。使用脉宽调制 (PWM) 亮度调节时, LED 电流在调节过程中以其最大电流水平脉冲开和关, 来产生平均 DC LED 电流。这时, 只要 PWM 亮度调节频率远高于 60 Hz, 背光闪烁就不那么明显。如果使用模拟亮度调节, 则闪烁就不是一个问题, 因为亮度调节时 LED DC 电流水平降至其最大值以下。

第三个要求, 即陶瓷电容的可听噪声最小, 与驱动器的拓扑结构有关。图 1 显示了一个简单的驱动器, 其电流检测电阻器作为 LED 电流的接地通路。转换器对电流检测电阻器的电压进行调节, 从而控制 LED 电流。

图 1 简易 LED 驱动器




图 2 集成电流阱的 LED 驱动器




图 2 显示了集成电流阱的驱动器。该驱动器对每个电流阱的电压进行采样，确保转换器能够提供刚好足够的功率，以维持电流阱正常工作。

与闪烁一样，使用模拟亮度调节时不存在问题，因为输出电容电压只有很小的变化，以适应 LED 电流的微小变化。但是，如果使用 PWM 亮度调节，则驱动器防止输出电容放电的方式就变得很重要。最简单的驱动器在驱动器反馈 (FB) 引脚到接地之间也有一个电阻器，驱动器的转换器有效关闭时，输出电容在低亮度调节占空比时开始急剧放电。更为复杂的一些驱动器集成了电流阱（如图 2 所示），其可以取代电流检测电阻器。它们只需开启吸收器以及为 LED 供电的 DC/DC 转换器，从而移除了输出电容的放电和再充电通路。

第四个要求，即一致的显示器亮度，可通过精确匹配所有串的 LED 电流完美实现。集成电流阱驱动器的关键特性是串之间的极精确匹配。就无集成电流阱的一些驱动器而言，镇流电阻器与 LED 串联放置可改善串之间的匹配。

第五个要求，即高亮度调节比（例如：0.1%，或者 1000:1），不管是使用模拟调节还是 PWM 调节，利用一个简单驱动器来实现都较为困难。在低占空因数下使用模拟亮度调节时，模拟控制电压变得如此之低，以至于 IC 的漏电流和补偿电压会极大地降低精确度。使用简单驱动器的 PWM 亮度调节是最为常见的实现方法，其通过完全开关转换器来实现。这种亮度调节产生转换器软启动时间，迫使 PWM 亮度调节频率变得非常低，接近闪烁范围。占空因数让输出电容在再充电期间放电和嗡鸣。因此，利用集成电流阱，可以完美地实现高亮度调节比，因为它可以非常快速地开关。

第六个和最后一个要求，即高效率，不仅仅与驱动器有关，也与 LED 配置结构有关。驱动器 DC/DC 转换器的功率 MOSFET、电感以及整流二极管，共同决定转换器的效率。简单驱动器的接地通路为电流检测电阻器。转换器的 FB 电压越低，总驱动器效率就越高。同样地，对于一个集成电流阱的驱动器来说，这些吸收器的最小工作电压越低，驱动器的效率也就越高。简单驱动器几乎总是比带电流阱的驱动器的效率要高，假设条件是它们两者具有完全相同的内部组件，因为电流阱一般比电流检测电阻器要求更高的偏压。但是，为了满足平板电脑的其它性能要求，集成电流阱的驱动器一般是最佳的选择。

最佳 LED 配置

通过选择串的最佳数目以及每串 LED 的最佳数目，来最小化功耗和最大化电池使用时间，是一项具有挑战性的工作。使用更少的串，要求每串有更多的 LED，并且会导致升压转换器更高的输出电压。升压转换器输入和输出电压之间的差异越大，其效率也就越低。另外，更多的串会导致更高的总输出电流，以及更高的电感和升压整流二极管损耗。图 3 显示了不同串联 (S) 和并联 (P) 组合时三种不同 LED 配置的模拟升压功率级效率。使用更多的串，可让每串的 LED 更少，并提供更低的输出电压，但它要求更多的电流阱，不得不消耗更多的功率，从而降低驱动器的总效率。

图 3 升压功率级效率





图 4 显示的是总驱动器效率，其包括图 3 所示相同 LED 配置的功率级和电流阱效率。由该曲线图，我们可以清楚地看到 20 支 LED 采用 5 支 LED 串联为一串、4 串并联在一起（5S4P）的配置，24 支 LED 采用 6S4P 配置，而 36 支 LED 采用 6S6P 配置时，出现最佳模拟效率。根据这些结果，最大化平板电脑背光驱动器效率的经验法则是，选择相等或者尽可能相互接近的 S 和 P 数目，但是在只有两个可选的情况下 P 的数目应小一些。

示例背光配置

根据前面的分析，具有集成电流阱的背光驱动器，例如：德州仪器 TPS61181A 笔记本电脑背光驱动器，可以针对平板电脑背光进行优化（参见图 5）。对于那些使用两节锂离子电池的平板电脑而言，驱动器和升压功率级都可以直接通过电池供电。而对于那些只使用单节锂离子电池的平板电脑来说，驱动器偏压轨可以由面板的 AVDD 轨或者系统的另一个电源（4.5V 或者更高）来供电。由于 TPS61181A 能够提供比大多数平板电脑要求的功率稍微更高一些的功率（也就是说，功率 FET 稍微过大，因此 $R_{DS(on)}$ 非常低），所以相比专为该输出功率而设计的转换器，这种转换器的功耗更低，从而进一步最大化了效率。图 6 显示了 6S6P 配置 TPS61161A 的测得效率结果。

图 4 总驱动器效率



结论

为平板电脑选择最佳的背光驱动器，需要考虑所有的应用要求。在满足除效率以外的所有要求方面，集成电流阱的驱动器是最佳选择。但是，谨慎选择具有稍超大转换器的驱动器、最低降功率的外部组件以及最佳的 LED 串配置结构，可以带来一种最大化电池使用时间的同时也满足所有设计要求的平板电脑背光。

相关网站

power.ti.com

www.ti.com/sc/device/TPS61181A

图 5 为平板电脑背光供电的 TPS61181A





图 6 单体锂离子电池供电时的 TPS61181A 效率



高频、高输入电压 DC/DC 转换器设计挑战

作者: **Richard Nowakowski**, 德州仪器 (TI) 电源管理产品市场营销人员和 **Brian King**, TI 科技委员会应用工程师

DC/DC 转换器的设计频率越来越快, 目的是减小输出电容和电感的尺寸, 以节省电路板空间。正因如此, 现在市场上出现越来越多工作在高输入电压下的 DC/DC 转换器, 其可提供线压瞬态保护, 从而使更快频率下难以达到更低的电压, 因为占空比更低。许多电源集成电路制造厂商 (IC) 正在积极推销高频 DC/DC 转换器, 声称可以减少电路板空间占用。工作在 1MHz 或者 2MHz 下的 DC/DC 转换器似乎是一个好主意, 但开关频率对电源系统产生的影响远不止体积和效率两方面。本文介绍了几个设计实例, 说明在高频下开关存在的一些好处和挑战。

应用选择

为了说明使用高开关频率的权衡过程, 我们设计了三个独立电源, 其工作频率分别为 100、300 和 750 kHz。所有这三种设计, 输入电压均为 48V, 输出电压均为 5V, 而输出电流均为 1A。这些要求常用于为一个 5-V 逻辑 USB, 或者为其它 DC/DC 转换器使用的中频通用 5-V 总线供电, 例如: 低压降稳压器等。若想建立一些设计限制, 所选允许纹波需为 50mV, 其为输出电压的约 1%; 同时选择使用 0.5 A 的峰至峰电感电流。德州仪器 TPS54160 是一种集成 MOSFET 的 2.5-MHz、60-V、1.5-A 降压 DC/DC 转换器, 用作所有设计的稳压器。TPS54160 特有外部补偿和快速可编程频率, 适用于一些高输入电压的工业应用。

电感和电容选择

根据下列四个简化公式, 选择每种情况的电感和电容:

电感选择

$$V = L \times di/dt. \quad (1a)$$

可重写为:

$$L \geq (V_{OUT} + V_{Diode}) \times \frac{1-D}{\Delta I \times f_s}, \quad (1b)$$

其中, D (占空比) = 5 V/48 V = 0.104, 且 $\Delta I = 0.5$ A 峰至峰。

电容选择

$$I = C \times dv/dt \quad (2a)$$

可重写为:

$$C \geq \frac{2 \times \Delta I}{8 \times f_s \times \Delta V} \quad (2b)$$

其中, $\Delta I = 0.5$ A 峰至峰, 且 $\Delta V = 50$ mV。

就方程式 2b 而言, 我们假设所选电容的等效串联电阻 (ESR) 忽略不计, 陶瓷电容便是如此。我们选择陶瓷电容, 用于所有三种设计, 原因是其低电阻和小尺寸。方程式 2b 分子的乘数 2 表明 DC 偏压相关电容下降情况, 原因是大多数陶

瓷电容的数据表中都没有说明这一效应。

图 1 TPS54160 参考示意图




图 1 所示电路用于评估实验台上每种设计的性能。示意图中没有值的一些组件，为设计中修改了的组件。输出滤波器由 L1 和 C2 组成。所有三种设计的组件值都列举在表 1 中，这些值的选择是基于方程式 1a 到 2b 的结果。注意，每个电感的 DC 电阻随频率增加而减小。这是因为较少的匝数所需的铜长度更短。我们单独为每个开关频率设计了误差放大器补偿组件。选择补偿值的计算方法，超出了本文讨论的范围。

最小“导通”时间

最小可控“导通”时间限制是 DC/DC 转换器 IC 的一个特点，其为脉宽调制(PWM)电路的最窄可达脉宽。在降压转换器中，开关周期期间功率 MOSFET 导通的时间百分比被称作占空比，其等于输出电压与输入电压的比。使用 TPS54160 转换器时，占空比为 0.104 (4 V/48 V)，而数据表中列出的最小“导通”时间为 130 ns。可控脉宽限制产生一个最小可达占空比，而用最小“导通”时间乘以开关频率，我们可以轻松地计算出该占空比的大小。一旦知道了最小占空比，利用 VIN 乘以最小占空比，我们便可以计算出最低可达输出电压。最低输出电压同样也受转换器基准电压的限制，使用 TPS54160 时其为 0.8V。

本例中，我们可以通过 750-kHz 开关频率来产生一个 5-V 输出电压（参见表 2）。但是，如果该频率为 1 MHz，则最低可能输出电压被限制为约 6V；否则，DC/DC 转换器会跳过脉冲。替代方法是降低输入电压或者频率。在选择某个开关频率以前，你最好是先查看 DC/DC 转换器数据表，了解保证最小可控“导通”时间。

脉冲跳跃

DC/DC 转换器无法足够快速地清除门驱动脉冲来维持理想占空比时，便会出现脉冲跳跃。电源会尝试调节输出电压，但由于距离更远的脉冲，纹波电压会增加。由于存在脉冲跳跃，输出纹波会呈现出分谐波成分，其可能出现噪声问题。限流

电路也可能不再正常工作，因为 IC 可能不响应大电流峰值。一些情况下，如果控制器不正常工作，控制环路便可能会不稳定。

效率和功耗

DC/DC 转换器的效率，是进行电源设计时需要考虑的最重要属性之一。低效率会转换成高功耗，必须要在印刷电路板（PCB）上使用单独的散热器或者更多的铜，才能处理这些功耗。功耗也对电源上游器件提出了更高的要求。如表 3 所示，功耗共有几个组成部分。

三个例子的重要损耗组成部分，来自于 FET 驱动损耗、FET 开关损耗和电感损耗。FET 电阻和 IC 损耗是一致的，因为所有三个设计中都使用了相同的 IC。由于所有例子中都选择了低 ESR 的陶瓷电容，因此电容损耗可以忽略不计。为了表明高频开关的影响，我们对每个例子的效率都进行了测量，并将其显示在图 2 中。该图清楚地表明，效率随开关频率增加而下降。若想提高所有频率下的效率，需要寻找到一种全负载状态下低漏到源“导通”电阻、低门电荷或者低静态电流规范的 DC/DC 转换器；或者寻找到一些具有更低等效电阻的电容和电感。

表 1 三个举例电源设计的电容和电感选择

SWITCHING FREQUENCY (kHz)	C2 (μF)/SIZE	L1 (μH)	L1 DC RESISTANCE (max) (mΩ)
100	47/1206	100	240.9
300	10/0805	33	180
750	4.7/0603	15	135


表 2 130-ns 最小“导通”时间的最小输出电压

SWITCHING FREQUENCY	MINIMUM DUTY CYCLE	MINIMUM V_{OUT} at 48 V_{IN} (V)
100 kHz	0.013	0.8 (V_{REF})
300 kHz	0.039	1.87
750 kHz	0.098	4.7
1 MHz	0.13	6

表 3 功耗组成部分

LOSS COMPONENT	FACTORS
FET driving loss	Function of gate charge, drive voltage, frequency
FET switching loss	Function of V_{IN} , I_{OUT} , FET rise/fall time, frequency
FET resistance	$I^2 \times R_{DS(on)}$
Diode loss	$V_f \times I_{OUT} \times (1 - D)$
Inductor loss	$I^2 \times \text{DC resistance} + \text{AC core loss}$
Capacitor loss	$I_{RMS}^2 \times \text{ESR}$
IC loss (I_Q)	Datasheet specification for I_Q for when the IC is operating

图 2 三个举例频率下 TPS54160 的效率



组件尺寸


表 4 列出了三种设计要求的总电路板面积，以及电容和电感的焊盘面积。电容或者电感的建议焊盘面积，稍稍大于单个组件本身，且三种设计举例均使用了该面积。每个组件占用的面积相加（其包括 IC、滤波器以及所有其它小型电阻器和

电容的焊盘尺寸)，然后将得到的结果乘以 2 倍（考虑到组件的间距），便得到总面积。100-kHz 和 750-kHz 设计之间存在近 250 mm^2 的总面积节省，从而使滤波器体积缩小 50%，而板空间占用减少 55%。但是，存在收益递减规律，因为电容和电感值无法减少至零！换句话说，不断推高频率并不能够一直减小总尺寸，因为你无法总是能够在市场上买到这些尺寸适合且批量生产的电感和电容。注意，33- μH 和 15- μH 电感占用相同的面积。存在这种可能性，是因为 33- μH 电感的高度为 3.5 mm，而 15- μH 电感仅高 2.4 mm。我们想通过这两种电感来说明的观点是：电感与体积成正比例关系。

表 4 组件尺寸和总面积要求

SWITCHING FREQUENCY (kHz)	CAPACITOR C2 (μF /SIZE)	CAPACITOR AREA (mm^2)	INDUCTOR L1 (μH)	INDUCTOR AREA (mm^2)	TOTAL AREA (mm^2)
100	47/1206	18.9	100	150	420
300	10/0805	11.5	33	43.5	192
750	4.7/0603	6.5	15	43.5	182

图 3 100kHz、300 kHz 和 750 kHz 的波特图



瞬态响应

瞬态响应是电源性能级别的一个较好指标。我们利用每种电源的波特图来表明高开关频率的对比情况（参见图 3）。如图所示，每个电源的相位裕度在 45° 和 55° 之间，其表明瞬态响应得到较好的抑制。交叉频率约为开关频率的 $1/8$ 。使用快速开关 DC/DC 转换器时，设计人员应确保电源 IC 误差放大器具有足够的带宽来支持高交叉频率。TPS54160 误差放大器的单位增益频宽一般为 2.7 MHz。表 5 显示了实际瞬态响应时间以及电压峰值过冲的相关值。开关频率越高，过冲值便越是更低，原因是更宽的带宽。

表 5 瞬态响应

SWITCHING FREQUENCY (kHz)	CROSSOVER FREQUENCY (kHz)	PHASE MARGIN (degrees)	RESPONSE TIME (μ s)	VOLTAGE PEAK (mV)
100	10	60	1000	350
300	30	60	300	300
750	60	50	150	240

表 6 小占空比时抖动与“导通”时间之比

SWITCHING FREQUENCY (kHz)	ON TIME	JITTER/ON TIME (%)
100	1.1 μ s	2
300	365 ns	5
750	150 ns	13

抖动考虑

高转换比和更高频率时，会存在噪声问题。当选择某个高开关频率时，设计人员应考虑抖动和 DC/DC 转换器的最小“导通”时间。当占空比较小时，抖动噪声便为开关脉冲的更大百分比。表 6 显示了 48-V 到 5-V 转换比时，抖动与“导通”时间之比。我们假设，在该相位节点上存在 0.5-V 二极管压降和 20-ns 抖动。

结论

设计高频开关转换器时，存在许多折中考虑。本文介绍的一些优点包括更小的尺寸、更快的瞬态响应，以及更小的电压过冲/欠冲。获得这些优点的代价是效率低和散热多。但是，在挑战性能极限的过程中同样也存在许多陷阱，例如：脉冲跳跃和噪声问题。在为高频应用选择一种宽输入电压 DC/DC 转换器以前，我们应该首先查看制造厂商提供的数据表，以了解一些重要的规范，例如：最小“导通”时间、误差放大器的增益带宽、FET 电阻以及 FET 开关损耗。在这些规范下运行良好的 IC 价格昂贵，但却对得起它的价格；在设计人员担心如何处理某个棘手的设计问题时，其更加易于使用。

相关网站

power.ti.com

www.ti.com/sc/device/TPS54160

重要声明

德州仪器(TI) 及其下属子公司有权在不事先通知的情况下, 随时对所提供的产品和服务进行更正、修改、增强、改进或其它更改, 并有权随时中止提供任何产品和服务。客户在下订单前应获取最新的相关信息, 并验证这些信息是否完整且是最新的。所有产品的销售都遵循在订单确认时所提供的TI 销售条款与条件。

TI 保证其所销售的硬件产品的性能符合TI 标准保修的适用规范。仅在TI 保证的范围内, 且TI 认为有必要时才会使用测试或其它质量控制技术。除非政府做出了硬性规定, 否则没有必要对每种产品的所有参数进行测试。

TI 对应用帮助或客户产品设计不承担任何义务。客户应对其使用TI 组件的产品和应用自行负责。为尽量减小与客户产品和应用相关的风险, 客户应提供充分的设计与操作安全措施。

TI 不对任何TI 专利权、版权、屏蔽作品权或其它与使用了TI 产品或服务的组合设备、机器、流程相关的TI 知识产权中授予的直接或隐含权限作出任何保证或解释。TI 所发布的与第三方产品或服务有关的信息, 不能构成从TI 获得使用这些产品或服务的许可、授权、或认可。使用此类信息可能需要获得第三方的专利权或其它知识产权方面的许可, 或是TI 的专利权或其它知识产权方面的许可。

对于TI 的产品手册或数据表, 仅在没有对内容进行任何篡改且带有相关授权、条件、限制和声明的情况下才允许进行复制。在复制信息的过程中对内容的篡改属于非法的、欺诈性商业行为。TI 对此类篡改过的文件不承担任何责任。

在转售TI 产品或服务时, 如果存在对产品或服务参数的虚假陈述, 则会失去相关TI 产品或服务的明示或暗示授权, 且这是非法的、欺诈性商业行为。TI 对此类虚假陈述不承担任何责任。

TI 产品未获得用于关键的安全应用中的授权, 例如生命支持应用(在该类应用中一旦TI 产品故障将预计造成重大的人员伤亡), 除非各方官员已经达成了专门管控此类使用的协议。购买者的购买行为即表示, 他们具备有关其应用安全以及规章衍生所需的所有专业技术和知识, 并且认可和同意, 尽管任何应用相关信息或支持仍可能由TI 提供, 但他们将独力负责满足在关键安全应用中使用其产品及TI 产品所需的所有法律、法规和安全相关要求。此外, 购买者必须全额赔偿因在此类关键安全应用中使用TI 产品而对TI 及其代表造成的损失。

TI 产品并非设计或专门用于军事/航空应用, 以及环境方面的产品, 除非TI 特别注明该产品属于“军用”或“增强型塑料”产品。只有TI 指定的军用产品才满足军用规格。购买者认可并同意, 对TI 未指定军用的产品进行军事方面的应用, 风险由购买者单独承担, 并且独力负责在此类相关使用中满足所有法律和法规要求。

TI 产品并非设计或专门用于汽车应用以及环境方面的产品, 除非TI 特别注明该产品符合ISO/TS 16949 要求。购买者认可并同意, 如果他们在汽车应用中使用任何未被指定的产品, TI 对未能满足应用所需要求不承担任何责任。

可访问以下URL 地址以获取有关其它TI 产品和应用解决方案的信息:

	产品		应用
数字音频	www.ti.com.cn/audio	通信与电信	www.ti.com.cn/telecom
放大器和线性器件	http://www.ti.com.cn/amplifiers	计算机及周边	www.ti.com.cn/computer
数据转换器	http://www.ti.com.cn/dataconverters	消费电子	www.ti.com/consumer-apps
DLP® 产品	www.dlp.com	能源	www.ti.com/energy
DSP - 数字信号处理器	http://www.ti.com.cn/dsp	工业应用	www.ti.com.cn/industrial
时钟和计时器	http://www.ti.com.cn/clockandtimers	医疗电子	www.ti.com.cn/medical
接口	http://www.ti.com.cn/interface	安防应用	www.ti.com.cn/security
逻辑	http://www.ti.com.cn/logic	汽车电子	www.ti.com.cn/automotive
电源管理	http://www.ti.com.cn/power	视频和影像	www.ti.com.cn/video
微控制器 (MCU)	http://www.ti.com.cn/microcontrollers	无线通信	www.ti.com.cn/wireless
RFID 系统	http://www.ti.com.cn/rfidsys		
RF/IF 和 ZigBee® 解决方案	www.ti.com.cn/radiofre		
	TI E2E 工程师社区		http://e2e.ti.com/cn/

邮寄地址: 上海市浦东新区世纪大道 1568 号, 中建大厦 32 楼 邮政编码: 200122
Copyright © 2011 德州仪器 半导体技术(上海)有限公司